• 대한전자공학회논문지TC
• /
• 제46권5호
• /
• pp.154-161
• /
• 2009

최근 들어 작은 면적에 고속으로 동작하는 여러 기능 블록이 집적됨에 따라, 고속 직접회로는 인접회로의 오동작을 유발하고, 무선 수신기의 감도를 떨어뜨리는 중요한 전자파 간섭원으로 부각되고 있다. 따라서 집적회로 내부에서 가장 주요한 전자파 방해원을 파악하기 위한 좀 더 정밀한 분석 도구가 필요하게 되었다. 이러한 필요성에 따라 본 논문에서는 직접회로의 표면에 흐르는 전류세기의 분포를 측정할 수 있는 고해상도 자기장 프로브를 반도체 공정을 이용하여 설계 및 제작하였다. 3층 금속 배선이 가능한 반도체 공정을 이용함으로써 프로브 두께를 기존 작업보다 약 10%정도로 감소시킬 수 있었다. 정자기 해석과 전자기 모의실험을 통해 프로브의 공간분해능 및 비자기장 성분에 의한 영향을 분석하였으며, 실제 직접회로의 표면 전류를 측정한 결과, $210{\mu}m$의 공간해 상도를 얻을 수 있음을 확인하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2000년도 제18회 학술발표회 논문개요집
• /
• pp.132-132
• /
• 2000

Cu는 Al에 비하여 낮은 저항(1.8 $\mu$$\Omega$-cm)과 높은 EM 저항성을 가지고 있어 미래의 고속 ULSI 배선물질로 그 중요성이 더욱 증가되고 있으며, 현재까지 많은 연구가 진행되고 있다. 따라서, 본 논문에서는 이러한 방법들을 고려하여 CVD Cu의 문제점인 낮은 성장률의 개선과 Cu 박막의 특성을 향상하고자 수소 플라즈마 공정을 이용하여 plasma 전처리가 초기 Cu 핵생성에 미치는 영향에 대하여 연구하였다. 본 실험에 사용된 장비는 Cu RPCVD/MOCVD이다. 초기 Cu 핵의 생성에 있어서의 수소 플라즈마의 효과를 조사하기 위하여 다음과 같은 3가지의 방법으로 행하였다. 첫 번째는 Cu 박막 형성에서 플라즈마를 사용하지 않은 방법, 두 번째는 플라즈마 전처리공정을 행한 뒤, Cu 박막 증착시 플라즈마는 사용하지 않은 방법, 세 번재는 플라즈마 전처리공저을 행한 뒤 Cu 증착시에도 플라즈마를 사용한 방법이다. 이 세가지 방법의 핵생성 차이를 분석하기 위해서 각각 10초, 20초, 40초 증착시킨 후 grain의 크기와 개수를 비교하였다. 또한 플라즈마의 power에 따른 Cu 핵생성율도 조사하였다. 수소 전처리동안 working pressure는 10분 동안 1 torr로 유지되었으며 substrate의 온도는 20$0^{\circ}C$, r.f.power는 100watt로 설정하였다. Cu RPCVD의 증착조건은 r.f.power는 10watt, substrate의 온도는 20$0^{\circ}C$, gas pressure는 1 torr, Ar carrier gas는 50sccm, hydrogen processing gas는 100sccm, bubbler 온도는 4$0^{\circ}C$, gas line의 온돈느 6$0^{\circ}C$, shower head의 온도는 $65^{\circ}C$로 설정하였다. 증착된 Cu 박막은 SEM, XRD, AFM를 통해 제작된 박막의 특성을 비교.분석하였다. 초기 plasma 처리를 한 경우에는 그림 1에서와 같이 현저히 증가한 초기 구리 입자들이 관측되었으며, 이는 도상 표면에 활성화된 catalytic site의 증가에 기인한다고 보여진다. 이러한 특성은 Cu films의 성장률을 향상시키고, 또한 voids를 줄여 전기적 성질 및 surface morphology를 향상시키는 것으로 나타났다.

• 마이크로전자및패키징학회지
• /
• 제29권2호
• /
• pp.11-18
• /
• 2022

최근 세계적으로 유연 전자소자 관련 기술들이 주목을 받으면서 유연소자 제작 과정에서의 성형성 및 굽힘 상태에서의 성능과 내구성 등의 문제점을 개선하기 위하여 액체 금속을 사용한 배선·접합 기술들의 개발이 요구되고 있다. 이러한 요구에 부응하여 독성이 없으면서 낮은 점도와 우수한 전기전도도를 가지는 갈륨 및 갈륨계 합금 (공정 갈륨-인듐 및 공정 갈륨-인듐-주석 등)의 액체금속을 저온 접합소재로 이용하려는 다양한 연구들이 이루어지고 있다. 본 논문에서는 갈륨 및 갈륨계 합금을 이용한 저온접합 기술의 최신 연구동향을 정리하여 소개하고자 한다. 이러한 기술들은 향후 유연 전자소자의 제조 및 전자패키지에서의 저온접합 등의 분야에서 실용화를 위한 중요한 기반기술이 될 것으로 예상된다.

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2001년도 The IMAPS-Korea Workshop 2001 Emerging Technology on packaging
• /
• pp.100-103
• /
• 2001

본 연구에서는 무전해도금으로 증착된 구리박막의 열적 및 접착특성에 관하여 고찰하였다. Si 기판에 MOCVD 방법으로 TaN 확산방지막을 증착한 후, 무전해 도금으로 구리박막을 증착하여 Cu/TaN/Si 다층구조를 제조공정하였다. 그리고, Ar 분위기에서 열처리시켰으며, 열처리온도에 따른 비저항 변화를 고찰함으로서 Cu/TaN/Si 계의 열적 특성을 분석하였다. 무전해도금 구리박막의 접착특성은 스크래치 테스트에 의해 평가하였으며, 열적 증착방법과 스퍼터 방법으로 증착된 구리 박막과 비교하였다. 스크래치 테스트 결과, 무전해도금 구리 박막의 접착력이 열적 증착과 스퍼터 방법으로 증착된 구리 박막보다 더 우수하였다.

• 대한전자공학회논문지SD
• /
• 제41권5호
• /
• pp.43-50
• /
• 2004

현재의 반도체 공정은 Deep Sub- Micmn (DSM)으로 발전하면서, 선폭이 줄어들고 구동 주파수가 높아지고 있다. 이로 인해 clock source로부터 clock을 필요로 하는 각 단자(sink)까지의 '지연시간의 최대 차'로 정의되어지는 clock skew가 회로의 속도 향상에 있어 중요 제약요소가 되고 있다. 또한 이를 얼마나 줄이느냐 하는 것은 동기식 회로 설계에 있어 중요한 문제가 되고 있다. 따라서 낮은 clock skew를 위한 배선 기술에 대해 많은 연구들이 이루어지고 있다. 본 논문에서는 clock skew를 줄이기 위한 방법으로서 새로운 Advanced clock Tree Generation(ACTG) 방법을 개발하였다. ACTG는 2단계의 계층적 routing을 통해 최적의 clock tree를 구성한다. 본 논문에서 제안하는 알고리즘을 C 언어로 프로그램하여 구현하 후 벤치마크 테스트 데이터에 대하여 실험한 결과, 주어진 skew 범위를 만족시키면서 지연 시간을 감소시키는 효과를 얻을 수 있었다.

• 한국분말재료학회지
• /
• 제22권3호
• /
• pp.208-215
• /
• 2015

Fe-TiC composite powders were fabricated by planetary ball mill processing. Two kinds of powder mixtures were prepared from the starting materials of (a) (Fe, TiC) powders and (b) (Fe, $TiH_2$, Carbon) powders, respectively. Milling speed (300, 500 and 700 rpm) and time (1, 2, and 3 h) were varied. For (Fe, $TiH_2$, Carbon) powders, an in situ reaction synthesis of TiC after the planetary ball mill processing was added to obtain a homogeneous distribution of ultrafine TiC particulates in Fe matrix. Powder characteristics such as particle size, size distribution, shape, and mixing homogeneity were investigated.

• E2M - 전기 전자와 첨단 소재
• /
• 제8권3호
• /
• pp.340-351
• /
• 1995

Electrical, physical and optical properties of Aluminum(Al), Copper(Cu) thin films were investigated in order to establish the optimum sputtering parameters in Liquid Crystal Display (LCD) panel applications. DC-magnetron sputtered film on coming 7059 samples were fabricated with variations of deposition power densities, deposition pressures and substrate temperatures. Low resistivity films(AI;2.80 .mu..ohm.-cm, Cu:1.84 .mu..ohm-cm),which lower than the reported values, were obtained under sputtering parameters of power density(250W), substrate temperature(450-530.deg. C) and 5*10$\^$-3/ Torr deposition pressure. Expected columnar growth and stable grain growth of both films was observed through the Scanning Electron Microscope(SEM) micrographs. Dependency of the applicable defect-free film density upon depositon power and temperature was also characterized. Not too noticable variations in X-ray diffraction patterns were remarked under the alterations of sputtering parameters. High optical reflectivities of Al, Cu films, approximately 70-90 %, showed high degree of surface flatness.

• 대한전자공학회논문지SD
• /
• 제41권6호
• /
• pp.17-24
• /
• 2004

본 논문에서는 비트라인간의 커플링 캐패시터에 의해서 발생하는 커플링 노이즈를 최소화 한 비트 라인구조를 제시하였다. DRAM의 비트 라인간에는 반드시 커플링 캐패시터가 존재한다. 서브마이크론 공정에서는 비트 라인간의 간격이 줄어듦으로써 비트 라인간의 커플링 캐패시터는 증가하게 되고 이 커플링 캐패시터에 의해서 크로스 토크잡음이 급격히 증가한다. 본 논문에서는 비트라인간의 크로스 토크잡음을 줄이기 위해 인접한 비트 라인에 사용하는 금속배선의 층을 서로 다르게 함으로써 비트라인간의 캐패시터를 줄인 새로운 비트 라인구조를 제안하고 검증한다.

• ETRI Journal
• /
• 제11권4호
• /
• pp.105-118
• /
• 1989

HARP(High performance Architecture for RISC type Processor)는 고유의 명령어 세트, 데이터 타입, 메모리 입출력, 예외 처리 기능을갖는 32비트 VLSI 프로세서 구조이다. 마이크로 아키텍츄어는 설계된 구조를 기대할 수 있는최고 성능을 갖도록 구조(architecture)와 구현(implementation) 사이의 최적 모델링을 통해 정의되는 구조체로서 구조의 개념 설계를 구현의 실물 설계로 변환 시켜주는 조율(tuning)모델이다. HARP의 고유한 명령어 세트를 비롯한 구조적 기능들을 최적 구현 하기위해 32비트 크기의 명령어 입력 유니트(Instruction Fetch Unit), 데이터 입출력 유니트(Data I/O Unit), 명령어/데이터 처리유니트(Instruction/Data Processing Unit), 예외 상황 처리 유니트(Exception Processing Unit)등 4개 유니트가 설계되었으며 이들 4개 유니트의 동작을 최대 속도로 유지시키기 위해 각급 주요 설계 변수들이 시뮬레이션을 통해 최적화 되었다. 유효 채널길이 $0.7\mum$급 3층 메탈 배선의 HCMOS(High performance CMOS)공정 기술을 구현 기준 기술로 사용하여 50MHz외 동작 주파수에서 최대50 MIPS(Million Instructions Per Second)의 성능을 갖도록 3단계 파이프라인이 설계되었다. 단일 위상의 50MHz클럭 입력과 동기화된 명령어/데이터 입출력을 위해 액세스 타임 20nsec이내의 고속 메모리 입출력 구조가 시뮬레이션되었으며 설계된 마이크로 아키텍츄어를 이용하여 HARP구조의 기대된 최대 성능을 검증하였다.

• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 2016년도 추계학술대회 논문집
• /
• pp.174.1-174.1
• /
• 2016

무전해 도금법은 외부 전원을 인가하지 않고 환원제를 이용하여 자발적으로 금속 도금층을 형성시키는 기술로, 용액내의 환원제가 산화될 때 방출되는 전자가 금속 이온에 전이하여 금속을 코팅하는 기술이다. 그 중에서도 Cu 무전해도금은 박막 형성의 용이성 및 간단한 제조 공정으로 인한 제조 원가 절감 등의 장점으로 인해 반도체 소자 배선부분에서 건식방식으로 발생되는 한계점들에 대한 해결 기술로 주목받고 있다. 또한, 이 기술은 금속 이온이 환원제에 의해 금속으로 석출되기 때문에, 피도금물이 무전해 도금액과 균일하게 접촉하고 있으면 균일한 도금 두께를 얻을 수 있는 장점이 있어서 복잡하고 다양한 형상의 제품에 적용이 가능하다. 본 연구에서는 플라스틱, PCB 등 다양한 기판에 도금 환원제, 온도 및 시간 등 도금변수를 변경하여 Cu 도금막을 형성한 후 그 특성을 평가하였다. 도금층 두께 분석을 위해 field emission scanning electron microscope (FE-SEM), energy-dispersive spectroscopy (EDS)를 사용하였으며, 박리성 평가를 위해 cross-cutting test를 실시하였다. 실험 결과, 두께 $1{\sim}3{\mu}m$ 급의 균일한 도금층이 형성된 것을 확인하였으며, $85^{\circ}C/85%$ 고온고습 조건에서 168시간 후 박리성 평가 결과, 결함 없는 양호한 표면을 나타내었다.