• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 2015년도 추계학술대회 논문집
• /
• pp.161-161
• /
• 2015

펄스 전해 증착으로 합성된 구리는 고밀도의 나노쌍정경계를 지닌 미세구조에 따라 높은 인장강도와 낮은 전기 저항을 동시에 얻을 수 있는 특징이 있다. 이러한 특성들은 반도체 공정의 copper 배선, 리튬이온전지의 집전체, PCB, FPCB 전도체로 사용되고 있는 전해구리박막에서 요구되고 있는 신뢰성 문제 해결에 도움을 줄 수 있다. 본 연구에서는 도금용액의 온도 감소에 따라 변화하는 변수들과 물성의 상관관계를 분석하였다. 펄스전해도금에서 도금용액의 온도가 떨어질수록 인장강도와 연신율은 증가하였으며, $0^{\circ}C$도금조건에서 펄스 전해증착으로 합성된 구리박막은 인장강도 837MPa, 연신율 3.37%를 기록하였다.

• 반도체디스플레이기술학회지
• /
• 제4권3호
• /
• pp.17-22
• /
• 2005

LED lamp was designed by the serial-parallel integration of LED chips in metal-interconnection. The 7 $4.5{\times}4.5\;in^{2}$ masks were designed with the contact type of chrome-no mirror?dark. The white epitaxial thin film was grown by metal-organic chemical vapor deposition. The active layers were consisted with the serial order of multi-quantum wells for blue, green and red lights. The fabricated LED chip showed the electroluminescence peaked at 450, 560 and 600 nm. For the current injection of 20 mA, the operating voltage was measured to 4.25 V and the optical emission power was obtained to 0.7 $\mu$W.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 하계학술대회 논문집 Vol.9
• /
• pp.544-544
• /
• 2008

Metal-CMP 공정시 높은 압력을 가해 줌으로 인하여 금속배선의 디싱 현상과 에로젼 현상이 발생하고 다공성의 하부층에 균열이 생기는 문제점을 개선하고자, 낮은 하력에서 금속막의 광역 평탄화를 이룰 수 있는 ECMP(Electrochemical Chemical Mechanical Polishing)가 생겨나게 되었다. 본 논문에서는 다양한 전해액의 전류-전압 특성 곡선을 비교 분석하여, 패시베이션막이 형성되는 곳을 알 수 있었고, CV와 LSV 법을 통해 전기화학적인 특성을 고찰하였다.

• 반도체디스플레이기술학회지
• /
• 제3권3호
• /
• pp.31-35
• /
• 2004

A blue light emitting diode with 8 periods InGaN/GaN multi-quantum well structure grown by metal-organic chemical vapor deposition was fabricated with the inclusion of the metal-interconnection process in order to integrate the chips for light lamp. The quantum well structure provides the blue light photoluminescence peaked at 479.2 nm at room temperature. As decreasing the temperature to 20 K, the main peak was shifted to 469.7 nm and a minor peak at 441.9 nm appeared indicating the quantum dot formation in quantum wells. The current-voltage measurement for the fabricated LED chips shows that the metal-interconnection provides good current path with ohmic resistance of 41 $\Omega$.

• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 2008년도 추계학술대회 초록집
• /
• pp.21-22
• /
• 2008

$SF_6/O_2$ 플라즈마 에칭을 통한 반도체 칩의 3차원 집적에 응용되는 through-silicon-via (TSV) 구조형성 연구를 수행하였다. Si via 형상은 $SF_6$, $O_2$의 가스 비율과 에칭이 되는 Silicon 기판의 온도에 의존함을 알수 있었다. 또한 Si via 형상에서 최소의 언더컷 (undercut) 과 측벽에칭 (local bowing) 은 black Si이 나타나는 공정조건에서 나타남을 확인하였다. 더 나아가 저온을 이용한 via 형성시 via 측벽에 형성되는 passivation layer와 mask의 성질이 저온으로 인해 high-aspect-ratio를 갖는 via를 형성할 수 있음을 알 수 있었다.

• 마이크로전자및패키징학회지
• /
• 제28권1호
• /
• pp.39-46
• /
• 2021

Cu 배선(interconnect) 적용을 위한 다층박막의 적층 구조에 따른 최적 계면접착에너지(interfacial adhesion energy, Gc) 평가방법을 도출하기 위해, Ta, Cu 및 tetraethyl orthosilicate(TEOS-SiO2) 박막 계면의 정량적 계면접착에너지를 double cantilever beam(DCB) 및 4-점 굽힘(4-point bending, 4-PB) 시험법을 통해 비교 평가하였다. 평가결과, Ta확산방지층이 적용된 시편(Cu/Ta, Cu/Ta/TEOS-SiO2)에서는 두 가지 평가방법 모두 반도체 전/후 공정에서 박리가 발생하지 않는 산업체 통용 기준인 5 J/㎡ 보다 높게 측정되었다. Ta/Cu 시편의 경우 DCB 시험에서만 5 J/㎡ 보다 낮게 측정되었다. 또한, DCB시험 보다 4-PB시험으로 측정된 Gc가 더 높았다. 이는 계면파괴역학 이론에 따라 이종재료의 계면균열 선단에서 위상각의 증가로 인한 계면 거칠기 및 소성변형에 의한 에너지 손실이 증가 하는것에 기인한다. 4-PB시험결과, Ta/Cu 및 Cu/Ta계면은 5 J/㎡ 이상의 높은 계면접착에너지를 보이므로, 계면접착에너지 관점에서는 Ta는 Cu배선의 확산방지층(diffusion barrier layer) 및 피복층(capping layer)으로 적용 가능할 것으로 생각된다. 또한, 배선 집적공정 및 소자의 사용환경에서 열팽창 계수 차이에 의한 열응력 및 화학적-기계적 연마 (chemical mechanical polishing)에 의한 박리는 전단응력이 포함된 혼합모드의 영향이 크므로 4-PB 시험으로 측정된 Gc와 연관성이 더 클 것으로 판단된다.

• Korean Chemical Engineering Research
• /
• 제54권4호
• /
• pp.548-554
• /
• 2016

Damascene 구조를 갖는 반도체소자의 구리금속배선 식각공정에서 배선재료에 의해서 발생되는 구리 식각잔류물을 제거하기 위해 oxalic acid (OA), lactic acid (LA) 및 citric acid (CA)의 카르복시산 함유된 반수계 혼합세정액을 제조하고 특성을 분석하였다. 카르복시산은 pH에 따라 카르복실기와 구리이온들과의 다양한 복합체를 형성하며 세정특성의 변화를 준다. 카르복시산들이 함유된 각각의 세정액의 세정특성평가결과 10 wt% CA를 함유한 반수계 세정액의 식각잔류물 세정특성은 pH 2에서 7까지의 영역에서 가장 낮은 구리 식각률을 보였으며 pH 2에서 4까지 구리에 대한 구리산화물의 가장 높은 식각 선택도를 나타내었으나 pH 5에서 7 범위에서는 10 wt% LA가 함유된 세정액이 더 높은 선택도를 보였다. 따라서 표면세정효과는 pH에 따라 변화하며 적절한 카르복시산을 사용함이 요구된다. CA가 함유된 세정액의 경우에 CA 농도와 구리에 대한 구리산화물의 식각 선택도의 증가특성을 보이며 CA가 5 wt%이상 함유된 경우에는 세정 후 구리배선의 표면이 88 %이상의 금속구리로 분석되어 구리산화물로 구성된 식각 잔류물의 제거에 효과적임을 알 수 있었다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2012년도 춘계학술발표대회
• /
• pp.84-84
• /
• 2012

소자가 고집적화 됨에 따라, 비저항이 낮고 electro migration (EM), Stress Migration (SM) 특성이 우수한 구리(Cu)를 배선재료로서 사용하고 있다. 그러나, 구리는 Si과 $SiO_2$의 내부로 확산이 빠르게 일어나, Si 소자 내부에 deep donor level을 형성하고, 누설 전류를 증가시키는 등 소자의 성능을 저하시킬 수 있는 문제점을 가지고 있다. 그러나, electroplating 을 이용하여 증착한 Cu 박막은 일반적으로 확산 방지막으로 쓰이는 TiN, TaN, 등의 물질과의 접착 (adhesion) 특성이 나쁘다. 따라서, Cu CMP 에서 증착된 Cu 박막의 벗겨지거나(peeling), EM or SM 저항성 저하 등의 배선에서의 reliability 문제를 야기하게된다. 따라서 Cu 와 접착 특성이 좋은 새로운 확산방지막 또는 adhesion layer의 필요성이 대두되고 있다. 본 연구에서는 이러한 Cu 배선에서의 접착성 문제를 해결하고자 Metal organic chemical vapor deposition (MOCVD)을 이용하여 제조한 코발트(Co) 박막을 $Cu/TaN_x$ 사이의 접착력 개선을 위한 adhesion layer로 적용하려는 시도를 하였다. Co는 비저항이 낮고, Cu 와 adhesion이 좋으며, Cu direct electroplating 이 가능하다는 장점을 가지고 있다. 하지만, 수소 분위기에서 $C_{12}H_{10}O_6(Co)_2$ (dicobalt hexacarbonyl tert-butylacetylene, CCTBA) 전구체에 의한 MOCVD Co 박막의 경우 탄소, 산소와 같은 불순물이 다량 함유되어 있어, 비저항, surface roughness 가 높아지게 된다. 따라서 구리 전착 초기에 구리의 핵 생성(nucleation)을 저해하고 핵 생성 후에도 응집(agglomeration)이 발생하여 연속적이고 얇은 구리막 형성을 방해한다. 이를 해결하기 위해, MOCVD Co 박막 증착 시 수소 반응 가스에 암모니아를 추가로 주입하여, 수소/암모니아의 분압을 1:1, 1:6, 1:10으로 변화시켜 $Co/TaN_x$ 박막의 특성을 비교 분석하였다. 각각의 수소/암모니아 분압에 따른 $Co/TaN_x$ 박막을 TEM (Transmission electron microscopy), XRD (X-ray diffraction), AES (Auger electron spectroscopy)를 통해 물성 및 조성을 분석하였고, AFM (Atomic force microscopy)를 이용하여, surface roughness를 측정하였다. 실험 결과, $Co/TaN_x$ 박막은 수소/암모니아 분압 1:6에서 90 ${\mu}{\Omega}-cm$의 낮은 비저항과 0.97 nm 의 낮은 surface roughness 를 가졌다. 뿐만 아니라, MOCVD 에 의해 증착된 Co 박막이4-6 % concentration 의 탄소 및 산소 함량을 가지는 것으로 나타났고, 24nm 크기의 trench 기판 위에 약 6nm의 $Co/TaN_x$ 박막이 매우 균일하게 형성된 것을 확인 할 수 있었다. 이러한 결과들은, 향후 $Co/TaN_x$ 박막이 Cu direct electroplating 공정이 가능한 diffusion barrier로서 성공적으로 사용될 수 있음을 보여준다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 하계학술대회 논문집
• /
• pp.484-484
• /
• 2009

반도체 소자가 차세대 초미세 공정 기술 도입의 가속화를 통해 고속화 및 고집적화 되어 감에 따라 나노 (nano) 크기의 회로 선폭 미세화를 극복하고자 최적의 CMP (chemical mechanical polishing) 공정이 요구되어지고 있다. 최근, 금속배선공정에서 높은 전도율과 재료의 값이 싸다는 이유로 Cu를 사용하였으나, 디바이스의 구조적 특성을 유지하기 위해 높은 압력으로 인한 새로운 다공성 막(low-k)의 파괴와, 디싱과 에로젼 현상으로 인한 문제점이 발생하게 되었다. 이러한 문제점을 해결 하고자 본 논문에서는 Cu의 ECMP 적용을 위해 LSV (Linear sweep voltammetry)법을 통하여 알칼리 성문인 $NaNO_3$ 전해액과 산성성분인 $HNO_3$ 전해액의 전압 활성화에 의한 active, passive, transient, trans-passive 영역을 I-V 특성 곡선을 통해 알아보았고, 알칼리와 산성 성분의 전해액이 Cu 표면에 미치는 영향을 SEM (Scanning electron microscopy), EDS (Energy Dispersive Spectroscopy), XRD(X-ray Diffraction)를 통하여 전기화학적 특성을 비교 분석하였다.

• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 2018년도 춘계학술대회 논문집
• /
• pp.77-77
• /
• 2018

Panel level packaging (PLP) 공정은 차세대 반도체 패키징 기술로써 wafer level packaging 대비 net die 면적이 넓어 생산 단가 절감에 유리하다. PLP 공정에 적용되는 구리 재배선 층 (RDL, redistribution layer)은 두께 불균일도에 의해 전기 저항의 유동이 민감하게 변화하기 때문에 RDL의 두께를 균일하게 형성하는 것은 신뢰성 측면에서 매우 중요하다. 구리 RDL은 주로 도금 공정을 통해 형성되며, 균일한 도금막 형성을 위해 도금조에 평탄제를 첨가하여 도금 속도를 균일하게 한다. 도금막에 대한 흡착은 주로 평탄제의 imine 작용기에 포함된 질소 원자가 관여하며, imine 작용기의 4차화에 의한 평탄제의 흡착 정도를 제어하여 평탄제 성능을 개선할 수 있다. 본 연구에서는 도금 평탄제에 포함된 imine 작용기의 질소 원자를 4차화하여 구리 RDL의 도금 두께 불균일도를 제어하고자 하였다. 유기첨가제와 4차화 반응을 위해 알킬화제로써 dimethyl sulfate의 비율을 조절하여 각각 0, 50, 100 %로 4차화 반응을 진행하였다. 평탄제의 4차화 여부를 확인하기 위해 gel permeation chromatography (GPC) 분석을 실시하였다. 도금은 20 ~ 200 um의 다양한 배선 폭을 갖는 구리 RDL 미세패턴에서 진행하였으며, 4차화 평탄제를 첨가하여 광학 현미경과 공초점 레이저 현미경을 통해 도금막 표면과 두께에 대한 분석을 실시하였다. GPC 분석을 통해 4차화 반응 후 알킬화제에 의해 나타나는 GPC peak이 감소한 것을 확인하였다. 광학 현미경 및 공초점 레이저 현미경 분석 결과, 4차화된 질소 원자가 존재하지 않는 평탄제의 경우, 도금 시 도금막의 두께가 불균일하였으며 단면 분석 시 dome 형태가 관찰되었다. 또한 100 % 4차화를 실시한 평탄제를 첨가하여 도금 한 경우 마찬가지로 두께가 불균일한 dish 형태의 도금막이 형성되었다. 반면, 50 % 4차화를 적용한 평탄제를 첨가한 경우, 도금막 단면의 형태는 평평한 모습을 보였으며 매우 양호한 균일도를 가지는 것으로 확인되었다. 이로 인해 imine 작용기를 포함한 평탄제의 4차화 반응을 통해 구리 RDL의 단면 형상 및 불균일도가 제어되는 것을 확인하였으며, 4차화된 imine 작용기의 비율을 조절하여 높은 균일도를 갖는 구리 RDL 도금이 가능한 것으로 판단되었다.