• Title/Summary/Keyword: 반도체상

Search Result 519, Processing Time 0.025 seconds

발명하는 사람들-제54호

  • Han, Mi-Yeong
    • The Inventors News
    • /
    • no.54
    • /
    • pp.1-16
    • /
    • 2007
  • 한국여성경제단체연합, 여성경제계 위해 공식 출범/발행인 칼럼/'마드리드 출원제도' 적극 활용 상표 침해 줄여라/일본 특허출원 심사기간 단축된다/기업.연구소 신입사원75%, 특허 관련 지식 전무/'주몽'이계인 씨 산자부 홍보대사 위촉/특허등록세, 신청 다음날 내도 된다/특허청, 6시그마 공공부문 혁신 주도/아듀 2006 한국여성발명협회 결산/자문위원 칼럼/로봇시장에도 브랜드 선점 열풍/농산물도 발명특허 상표 등록 시대/도소매업도 서비스업으로 출원 가능/기름대신 물 사용한 자동차, 항공기 현실화/반도체 배선 기술 특허 출원 상승세/자동차는 모바일 엔터네이너/'적외선 감지기술' 우리 생활속으로/서울반도체.바론테크, 일본 특허분쟁 승소/하나TV, 특허권 침해 피소/삼성전자, 분쟁.경쟁 대응위해 특허조직 통합/신한다이아몬드 일본 MDI 특허분쟁 승소/미니인터뷰/나노기술 응용한 디스플레이 특허출원 급증/미국의 두 배인 '휴면 특허', 대책 마련 시급/특허법원 "사용횟수 적다고 상표취소 못해"/종자번식 유전자 변형식물도 특허출원 가능/변리사 1차 시험 합격자 대폭 축소/역사 속의 발명품/하루 10분 발명교실/특허Q&A/신년인터뷰/화장하는 방법도 특허 받는다/'취업에서 결혼까지' 올인원 시스템 화제/아이디어 착상 및 발명 기법/아줌마의 힘이 발휘될 때까지 발명 또 발명/버뱅크의 식물 품종 개량/미국 청년, 몸짱 선탠용 티셔츠 발명/스위스, 국가경쟁력 1위의 비밀/저지방식,'유방암' 제발 위험 감소/서울대, 세계최초 암캐 복제 성공/국가 R&D 특허조사, 전체 R&D 부처로 확대/전국 초.중생 발명 글짓기.만화현상 공모전/특허청, 공공부문 성과주의 대통령상/한국여성발명협회 회원사 발명품 가이드

  • PDF

Effects of the Repeated Oxidation-HF Etching-Alkaline Chemical Cleaning Processes on the Silicon Surface in Semiconductor Processing (반도체 공정중 연속적 산화-HF 식각-염기성 세정과정이 실리콘 기판 표면에 미치는 영향)

  • Park, Jin-Gu
    • Korean Journal of Materials Research
    • /
    • v.5 no.4
    • /
    • pp.397-404
    • /
    • 1995
  • 반도체 세정공정에서 염기성 세정액(SCI, Standard cleaning 1, $NH_{4}$OH + $H_{2}$O_{2}$ + $H_{2}$O)은 공정상 발생되는 여러 오염물 중 파티클의 제거를 위해 널리 사용되고 있는데, SCI 조성중 $NH_{4}$OH양에 따라 세정 중 실리콘의 식각속도를 증가시킨다. 이 연구에서는 SCI 세정이 CZ(Czochralski)와 에피 실리콘 기판 표면에 미치는 영향을 단순세정과 연속적인 산화-HF 식각-SCI 세정공정을 통해 관찰되었다. CZ와 에피 기판을 8$0^{\circ}C$의 1 : 2 : 10과 1 : 1 : 5 SCI 용액에서 60분까지 단순 세정을 했을 때 laser particle scanner와 KLA사의 웨이퍼 검색장치로 측정된 결함의 수는 세정시간에 따라 변화를 보이지 않았다. 그러나 CZ와 에피 기판을 10분간 SCI 세정후 90$0^{\circ}C$에서 산화 HF식각공정을 4번까지 반복하였을 때 에피 기판 표면의 결함수는 감소하는 반면에 CZ기판에서는 직선적으로 증가하였다. 반복적인 산화-HF 식각-XCI 세정공정을 통해 생성된 CZ기판 표면의 결함은 크기가 0.7$\mu$m 이하의 pit과 같은 형상을 보여주었다. 이들 결함은 열처리 중 CZ 기판내와 표면에 산화 석출물들이 형성, 반복적인 HF 식각-SCI 세정공정을 통해 다른 부위에 비해 식각이 빨리 일어나 표면에 생성되는 것으로 여기어 진다.

  • PDF

Measurement of Particle Deposition Velocity toward a Horizontal Semiconductor Wafer Using a Wafer Surface Scanner (Wafer Surface Scanner를 이용한 반도체 웨이퍼상의 입자 침착속도의 측정)

  • Bae, G.N.;Park, S.O.;Lee, C.S.;Myong, H.K.;Shin, H.T.
    • Korean Journal of Air-Conditioning and Refrigeration Engineering
    • /
    • v.5 no.2
    • /
    • pp.130-140
    • /
    • 1993
  • Average particle deposition velocity toward a horizontal semiconductor wafer in vertical airflow is measured by a wafer surface scanner(PMS SAS-3600). Use of wafer surface scanner requires very short exposure time normally ranging from 10 to 30 minutes, and hence makes repetition of experiment much easier. Polystyrene latex (PSL) spheres of diameter between 0.2 and $1.0{\mu}m$ are used. The present range of particle sizes is very important in controlling particle deposition on a wafer surface in industrial applications. For the present experiment, convection, diffusion, and sedimentation comprise important agents for deposition mechanisms. To investigate confidence interval of experimental data, mean and standard deviation of average deposition velocities are obtained from more than ten data set for each PSL sphere size. It is found that the distribution of mean of average deposition velocities from the measurement agrees well with the predictions of Liu and Ahn(1987) and Emi et al.(1989).

  • PDF

Space Modulation of the Channel Current Density in IGFET by the Polarized Metal Gates (IGFET 채널 전류 밀도의 공간 변조 현상에 관한 연구)

  • 라극환
    • Journal of the Korean Institute of Telematics and Electronics
    • /
    • v.21 no.4
    • /
    • pp.31-36
    • /
    • 1984
  • Various efforts have been dedicated to obtain the negative impedances in microwave frequencies with semiconductor devices by many scientists for f: some passed decades, and as a result, many solid state microwave devices have been developed. But they all have much less maximum power ratings with respect to the vaccum tubes. In this paper, a MOSFET is proposed and studied, which have a periodic structure of multigates on the semiconductor via insulator. The hish electric field in the channel induces a voltage distribution on the gates by electrostatic coupling, and the polarization so induced between the gates is able to give a space modulation of the velocity of carriers or the current density in the channel, and as a natural consequence, a microwave amplifier with higher power ratings can be expected.

  • PDF

The Effect of thin Stepped Oside Structure Along Contact Edge on the Breakdown Voltage of Al-nSi Schottky Diode (Al-nSi 쇼트키 다이오드의 접합면 주위의 얇은 계단형 산화막 구조가 항복 전압에 미치는 영향)

  • 장지근;김봉렬
    • Journal of the Korean Institute of Telematics and Electronics
    • /
    • v.20 no.3
    • /
    • pp.33-39
    • /
    • 1983
  • New Schottky devices with thin stepped oxide layer (about 1000 ${\AA}$) along the edge of metal-semiconductor junction have been designed and fabricated. The breakdown voltages of these diodes have been compared with those of conventional metal overlap and P guard ring Schottky diode structures. Thin stepped oxide layer has been grown by the process of T.C.E. oxidation. In order to compare and demonstrate the improved down phenomena of these devices, conventional metal overlap diode and P guard ring which have the same dimension with new devices have also been integrated in a same New Schottty devices structured with thin stepped oxide layer have shown significant improvement in breakdown phenomena compared with conventional diodes.

  • PDF

PEALD TaNx 박막 내 질소 함량 확산 방지 특성에 미치는 영향

  • Mun, Dae-Yong;Han, Dong-Seok;Sin, Sae-Yeong;Park, Jong-Wan
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2010.08a
    • /
    • pp.179-179
    • /
    • 2010
  • 다양한 분야에서 확산 방지막은 소자의 신뢰성 향상에 중요한 역할을 하고 있다. 최근 반도체에 적용되기 시작한 구리 배선 형성 공정에서도 실리콘이나 실리콘 산화막으로 구리가 확산하는 것을 방지하는 기술이 중요한 부분을 차지하고 있다. 기존 physical vapor deposition (PVD)법을 이용한 $TaN_x$ 확산 방지막 형성 기술이 성공적으로 적용되고 있으나 반도체의 최소선폭이 지속적으로 감소함에 따라 한계에 다다르고 있다. 20 nm 급과 그 이하의 구리 배선을 위해서는 5 nm 이하의 매우 얇고 높은 피복 단차율을 가진 확산 방지막 형성 기술이 요구된다. 또한, 요구 두께의 감소에 따라 더 우수한 확산 방지 특성이 요구된다. Atomic layer deposition (ALD)은 박막의 정교한 두께 조절이 가능하며 높은 종횡비를 가지는 구조에서도 균일한 박막 형성이 가능하다. 이번 연구에서는 다른 질소 함량을 가진 $TaN_x$ 박막을 Tertiarybutylimido tris (ethylamethlamino) tantalum (TBITEMAT) 전구체와 $H_2+N_2$ 반응성 플라즈마를 사용하여 plasma enhanced atomic layer deposition (PEALD) 법으로 형성하였다. 박막 내질소 함량에 따라 $TaN_x$의 상 (phase)과 미세구조 변화가 관찰되었고, 이러한 물성의 변화는 확산 방지 특성에 영향을 주었다. TEM (Transmission electron microscopy)과 SEM (scanning electron microscope), XPS (x-ray photoelectron spectroscopy)를 통해 $TaN_x$의 물성을 분석하였고, 300 도에서 700 도까지 열처리 후 XRD (x-ray deffraction)와 I-V test를 통해 확산 방지막의 열적 안정성이 평가되었다. PEALD를 통해 24 nm 크기의 trench 기판 위에 약 4 nm의 $TaN_x$ 확산 방지막이 매우 균일하게 형성할 수 있었으며 향후 구리 배선에 효과적으로 적용될 것으로 예상된다.

  • PDF

Nanoindenter를 이용한 박막의 신뢰도 측정과 열적 안정성 연구

  • Kim, Ju-Yeong;Kim, Su-In;Lee, Gyu-Yeong;Choe, Seong-Ho;No, Hui-Yun;Gwon, Gu-Eun;Lee, Chang-U
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2011.02a
    • /
    • pp.173-173
    • /
    • 2011
  • 반도체 집적도의 비약적인 발전으로 복잡하고 다양한 공정이 연구되었고 공정 중 박막에서 발생되는 물리적, 화학적 반응들에 대한 연구 필요성이 대두 되었다. 박막은 다양한 공정 환경에서 박막의 특성을 잃지 않고 물성을 유지하여야 한다. 특히 공정상의 고온 환경에서 박막은 안정해야하며 물리적손상이 있어서는 안 된다. 이 논문에서는 반도체의 기판으로 사용되는 Si기판과 금속배선 물질인 Cu와의 확산을 효과적으로 방지하기 위한 W-C-N 확산방지막을 제시하였고 시료 증착을 위하여 rf magnetron sputter를 사용하여 동일한 증착조건에서 질소(N)의 비율을 다르게 하여 박막 내 질소비율(0 sccm, 2 sccm)에 따른 확산방지막을 제작하였다. 이후 시료의 열적 안정성 측정을 위하여 상온, 600도, 800도로 각각 질소 분위기에서 30분간 열처리 과정을 실시하여 열적 손상을 인가하였다. 이후 Nanoindentation기법을 이용하여 총 16 point 측정을 하였다. 이를 Weibull distribution으로 분석하여 정량화 시켜 박막의 균일도와 신뢰도를 연구하였다. 또 WET-SPM을 이용하여 AFM 표면 이미지를 확인하였다. 그 결과 고온에서 박막이 Compressive stress를 받아 박막이 일어남을 확인 하였다. 이는 질화물질이 고온에서 물성변화가 적게 나타나는 것을 알 수 있었고, 균일도와 결정성 또한 질화물질에서 더 안정적이었다.

  • PDF

Investigation of Junctionless Transistors for High Reliability

  • Jeong, Seung-Min;O, Jin-Yong;Islam, M. Saif;Jo, Won-Ju
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2012.02a
    • /
    • pp.142-142
    • /
    • 2012
  • 최근 반도체 산업의 발전과 동시에 소자의 집적화에 따른 단채널 효과가 문제되고 있다. 채널 영역에 대한 게이트 영역의 제어능력이 떨어지면서 누설전류의 증가, 문턱전압의 변화가 발생하며, 이를 개선하기 위해 이중게이트 혹은 다중게이트 구조의 트랜지스터가 제안되었다. 하지만 채널길이가 수십나노미터 영역으로 줄어듦에 따라 소스/드레인과 채널간의 접합형성이 어렵고, 고온에서 열처리 과정을 거칠 경우 채널의 유효길이를 제어하기 힘들어진다. 최근에 제안된 Junctionless 트랜지스터의 경우, 소스/드레인과 채널간의 접합이 없기 때문에 접합형성 시 발생하는 공정상의 문제뿐만 아니라 누설전류영역을 개선하며, 기존의 CMOS 공정과 호환되는 이점이 있다. 한편, 집적화되는 반도체 기술에 따라, 동작 시 발생하는 스트레스가 소자의 신뢰성에 중요한 요인으로 작용하게 되며, 현재 Junctionless 트랜지스터의 신뢰성 특성에 관한 연구가 부족한 상황이다. 따라서, 본 연구에서는 Junctionless 트랜지스터의 NBTI 특성과 hot carrier effect에 의한 신뢰성 특성을 분석하였다. Junctionless 트랜지스터의 경우, 축적모드로 동작하기 때문에 스트레스에 의해 유기되는 캐리어의 에너지가 낮다. 그 결과, 반전모드로 동작하는 Junction type의 트랜지스터에 비해 스트레스에 의한 subthreshold swing 기울기의 열화와 문턱전압의 이동이 감소하였다. 또한 소스/드레인과 채널간의 접합이 없기 때문에 hot carrier effect에 의한 게이트 절연막 및 계면에서의 열화가 개선되었다.

  • PDF

진공 공정장비부품의 평가 연구

  • Song, Je-Beom;Sin, Jae-Su;Gang, Sang-U;Kim, Jin-Tae;Sin, Yong-Hyeon;Yun, Ju-Yeong
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2011.02a
    • /
    • pp.33-33
    • /
    • 2011
  • 반도체 산업기술이 발달함에 따라 고청정 공정 환경이 요구되고 있으며, 반도체 공정용 장비에 이용되는 부품 중 양극산화피막법(Anodizing)으로 피막을 성장시킨 anodic aluminum oxide (AAO)부품은 플라즈마에 의해 화학적, 물리적 침식이 발생하여 코팅막과 모재에 손상을 일으키며 코팅막이 깨지거나 박리되면서 다량의 Particle이 생성됨으로써 공정상의 여러 가지 문제를 야기 시킨다고 알려져 있다. 하지만 코팅막을 평가하는 방법은 거의 전무하며 기본물성 측정방법인 피막두께, 내전압, 임피던스, 내식성 측정방법을 통하여 여러 기본물성측정방법으로 부품의 평가기술을 연구하였다. 본 연구에서는 이러한 진공 부품의 하나인 anodic aluminum oxide (AAO)부품샘플을 누설전류 및 내전압 측정하여 샘플의 전기적 특성을 측정하였고, 표면 미세구조의 변화를 관찰하였다. 부식실험으로는 HCl 가스를 발생시켜 부식정도를 알아봤으며, 부식처리와 플라즈마 처리 모두 코팅 막의 손상과 전기적 특성의 감소를 보였다. 진공장비 전극 부품평가의 유익한 평가 항목으로서 플라즈마 데미지를 주는 도중에 실시간으로 부품평가에 따른 Particle을 측정함으로써 ISPM 장비를 이용하여 진공 장비용 코팅부품이 플라즈마공정에서 발생하는 오염입자를 측정할 수 있는 방법을 연구하였다. 이러한 결과를 이용하여 진공공정에서 사용되는 코팅부품이 플라즈마에 의한 손상정도를 정량화 하고 평가방법을 개발하여 진공장비용 공정 중 실시간으로 부품의 성능평가가 가능하고 코팅부품 신뢰성 향상이 가능할 것으로 본다.

  • PDF

Stack-Structured Phase Change Memory Cell for Multi-State Storage (멀티비트 정보저장을 위한 적층 구조 상변화 메모리에 대한 연구)

  • Lee, Dong-Keun;Kim, Seung-Ju;Ryu, Sang-Ouk
    • Journal of the Semiconductor & Display Technology
    • /
    • v.8 no.1
    • /
    • pp.13-17
    • /
    • 2009
  • In PRAM applications, the devices can be made for both binary and multi-state storage. The ability to attain intermediate stages comes either from the fact that some chalcogenide materials can exist in configurations that range from completely amorphous to completely crystalline or from designing device structure such a way that mimics multiple phase chase phenomena in single cell. We have designed stack-structured phase change memory cell which operates as multi-state storage. Amorphous $Ge_xTe_{100-x}$ chalcogenide materials were stacked and a diffusion barrier was chosen for each stack layers. The device is operated by crystallizing each chalcogenide material as sequential manner from the bottom layer to the top layer. The amplitude of current pulse and the duration of pulse width was fixed and number of pulses were controlled to change overall resistance of the phase change memory cell. To optimize operational performance the thickness of each chalcogenide was controlled based on simulation results.

  • PDF