• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• v.9 no.2
• /
• pp.389-392
• /
• 2005

차세대 반도체 공정을 위한 많은 노력 중 Reactive Ion Etching(RIE)에 대한 연구의 중요성은 계속되고 있으며, 현재 제조공정 라인에서는 공정상의 오류를 줄이는 노력에 주목 하고 있다. 본 논문에서는 이러한 점을 고려하여 반도체 제조 장비에서 발생하는 실시간 데이터에 대해 신경망을 이용하여 각 장비파라미터의 허용범위를 검출하고, 제안된 방법의 성능평가를 위하여, 생산라인에서 수립된 데이터를 활용하였다. 기존의 통계적 공정제어(SPC) 제서 지시되는 방법이 아닌 신경망 모델을 통하여 random variability를 고려한 control limit을 제시한다.

• Proceedings of the Korean Institute of IIIuminating and Electrical Installation Engineers Conference
• /
• 2003.11a
• /
• pp.331-336
• /
• 2003

본 논문은 마이크로프로세서 및 전력용반도체인 사이리스터로 제어되는L-C 고조파 필터에 관한 것이다. 개발된 고조파 필터는 3상 220[V]이며 25[㎸A]5고조파 제거용이다. 또한 고조파 필터는 콘덴서에 의해 역률을 개선하는 역할을 한다. 고조파 전류 발생시 3사이클 이내에 고조파 필터가 동작하며, 제로 크로싱 제어로 개폐시 과도서지가 발생하지 않는다. 전류변동에 따른 응답속도가 빨라 부수적으로 전압변동에 의한 플리커 현상을 해소시키는 역할도 한다. 개발된 제품에 대하여 안전성능 및 일반성능 실험결과 만족할 만한 결과를 얻었다.

• Proceedings of the KAIS Fall Conference
• /
• 2004.06a
• /
• pp.165-167
• /
• 2004

본 논문에서는 반도체 공정 시뮬레이션을 위해 산화, 확산 및 이온 주입 공정을 모델링하고, 효율적인 실행과 상호 연관된 연속 공정의 시뮬레이션이 가능하도록 통합화된 환경을 구축하였다. 점성적 스트레스 모델을 이용한 산화 공정은 유속-압력 알고리즘과 경계요소법을 이용하여 안정된 해를 얻었으며, 선확산과 산화중배 현상이 포함된 확산 공정은 전진해법과 유한요소법을 이용하였다. 또한 이온주입 공정은 TRIM을 기본으로 다양한 공정 조건에 대한 모델이 추가된 몬테카를로 방법을 사용하였다. 편리한 사용자 입력 인터페이스와 그래픽적 출력을 제공하고, 윈도즈의 API함수를 이용하여 PC상에서도 적은 메모리로도 빠른 결과를 얻을 수 있도록 하였으며, 객체 지향적인 모듈화로 타 시뮬레이터와의 호환성이 가능하도록 구성하였다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2012.05a
• /
• pp.313-314
• /
• 2012

본 연구는 반도체 배선형성에 있어 무전해 방식의 동(Electroless Copper) 피막특성에 관한 연구이다. 반도체 동 배선을 습식 무전해 도금공정을 이용하여 형성하였고, 이의 피막에 대하여 기본적인 표면 및 단면 조직이나 결정구조, 밀도, 석출속도, 밀착성 등을 분석하였다. 이어, 배선용 특성으로 요구되는 배선 비저항과 열처리에 따른 저항변화를 실험을 통하여 고찰하였고, 표면조도 및 조직구조에 따라 EM에 대한 영향성을 고찰하였다. 이어 AR3.0에 배선폭 30nm급의 초미세 배선상에서의 Gap-fill 상태를 확인한 결과 void없이 충진됨을 확인할 수 있었다.

• Proceedings of the Korean Society Of Semiconductor Equipment Technology
• /
• 2005.09a
• /
• pp.55-58
• /
• 2005

플렉서블 디스플레이를 이용한 대 화면의 디스플레이 제작을 위해, 굽혀짐이 가능한 디스플레이용 재료, 장비, 공정 기술 개발이 활발하게 추진 중이지만, 상용화로 제품이 출시되기에는 상당한 시일이 소요될 것으로 예상되므로, 대 화면을 요구하는 시장 환경에 부응하여 접이식 디스플레이 장치가 대안이 될 수 있다. 따라서 접이식 디스플레이 패널 제작 시에 패널을 구동하기 위해, 이음매를 최소로 하는 접이식 구동 임베디드 모듈의 개발이 요구되고 있으며, 이러한 요구에 발맞추어 새로운 시스템 개발 시마다 변형된 표준에 부응한 경쟁력 있는 핵심 칩 개발용 임베디드 모듈이 제안되었고, 임베디드 모듈은 추후 칩 기능 최적화의 시스템 온칩화(System On Chip)를 통하여 시스템의 프로세서와 주변 디바이스에 접목되어 사용되는 플랫폼 등으로 연구될 수 있다.

• Proceedings of the Korean Society Of Semiconductor Equipment Technology
• /
• 2005.09a
• /
• pp.175-177
• /
• 2005

본 연구에서는 fresnoite ($Ba_{2}TiSi_{2}O_{8}$) 결정화 유리를 $xK_{2}O-(33.3-x)BaO-16.7TiO_{2}-50SiO_{2}$ ($0{\le}x{\le}\;20mol\%$)으로 부터 제조하였으며, 특성평가를 하였다. $K_{2}O$의 치환량이 증가함에 따라, 유리전이 온도와 결정화 온도는 감소하였으며, 유리의 안정화를 나타내는 ${\Delta}$T는 증가하였다. $Ba_{2}TiSi_{2}O_{8}$ 결정상의 형성은 XRD와 SEM분석을 통하여 관찰하였고, LCR meter를 사용하여 열처리에 의하여 제조된 결정화 유리의 유전율은 측정하였으며, 결정화 유리는 $Ba_{2}Si_{2}TiO_{8}$ 단결정 보다 낮은 유전율은 보였다.

• Journal of the Semiconductor & Display Technology
• /
• v.18 no.4
• /
• pp.18-24
• /
• 2019

In this paper, expandable bobbin type multiple integrated coupled-inductor applied 4-paralled switching rectifier was proposed. To design the proposed inductor easily, inductance designing formula was derived through magnetic circuit analysis of the 4-paralleled integrated coupled-inductor. Furthermore, to verify practicality of the proposed inductor, it was applied in 600W class 4-paralleled interleaved switching rectifier, and the steady-state characteristics of the proposed inductor and discrete inductors were compared. Consequently, it was showed that the proposed inductor can replace the conventional discrete inductors with alternative electrical characteristic standard, hence miniaturization of the SMPS can be achieved. From the test result, test circuit with the proposed inductor showed maximum 97.1% of power conversion efficiency and under 18W of power loss where the circuit with discrete inductors showed 96.7% and 20W respectively.

• Journal of the Semiconductor & Display Technology
• /
• v.17 no.3
• /
• pp.90-94
• /
• 2018

In this paper, we applied a three-level T-type inverter with the one more voltage level than two-level inverter. However, the three-level T-type inverter has a systematic problem with voltage unbalances. So neutral point control is essential. Therefore, the voltage unbalance problem of the three - phase inverter was confirmed to be controlled within 5V using the neutral point control algorithm in charge and discharge mode. In addition, total harmonic distortion was reduced in three phases (u phase, v phase, w phase) when neutral point control was performed in charging mode and also in three phases (u phase, v phase, w phase) in discharge mode. In this paper suggests a neutral point control algorithm to solve the voltage unbalance of a three-level T-type inverter, and shows the improvement of the performance of the proposed algorithm through experiment.

• Journal of the Semiconductor & Display Technology
• /
• v.17 no.1
• /
• pp.21-26
• /
• 2018

In this paper, a multiple coupling inductor with expandable-integrated magnetic structure was proposed to enable miniaturization of external switched mode power supply (SMPS) for a large display. Inductance formula of the proposed inductor structure was derived through magnetic circuit analysis for a simple inductance designing process. The proposed inductor was applied into a 1kW class interleaved bridgeless power factor correction circuit which requires four inductors, and experimental steady state result of the circuit was compared. According to the experimental result, it was found that the proposed multiple coupling inductor shows the electrical characteristics that can replace the conventional separated inductors and is suitable for miniaturization of the SMPS since the circuit configuration is possible with one shared inductor.

• Journal of the Semiconductor & Display Technology
• /
• v.16 no.2
• /
• pp.39-43
• /
• 2017

It was confirmed that the silicon thin films fabricated on the p-Si (100) substrates by using DIPAS (DiIsoPropylAminoSilane) and TDMA-Sb (Tris-DiMethylAminoAntimony) sources by RPCVD method were amorphous and n-type silicon. The fabricated amorphous n-type silicon films had electron carrier concentrations and electron mobilities ranged from $6.83{\times}10^{18}cm^{-3}$ to $1.27{\times}10^{19}cm^{-3}$ and from 62 to $89cm^2/V{\cdot}s$, respectively. The ideality factor of the pn junction diode fabricated on the p-Si (100) substrate was about 1.19 and the efficiency of the fabricated pn solar cell was 10.87%.