• Journal of Internet Computing and Services
• /
• v.8 no.5
• /
• pp.161-170
• /
• 2007

The proposed switch which has separated data plane and switching plane can make parallel processing for packet data storing, memory address pointer switching and simultaneously can be capable of switching the variable length for IP packets. The proposed architecture does not require the complicated arbitration algorithms in VOQ, also is designed for QoS of generic output queue switch as well as input queue. At the result of simulations, the proposed architecture has less average packet delay than the one of the memory-sharing based architecture and guarantees keeping a certain average packet delay in increasing switch size.

• Journal of the Korean Magnetics Society
• /
• v.9 no.6
• /
• pp.301-305
• /
• 1999

NiFe(60$\AA$)/Co(5$\AA$)/Cu(60$\AA$)/Co(30$\AA$) spin valve thin films were patterned into magnetoresistive random access memory (MRAM) cells by a conventional optical lithography process and their output and switching properties were characterized with respect to the cell size and geometry. When 1 mA of constant sense current was applied to the cells, a few or a few tens of mV of output voltage was measured within about 30 Oe of external magnetic field, which is an adequate output property for the commercializing of competitive MRAM devices. In order to resolve the problem of increase in the switching thresholds of magnetic layers with the downsizing of MRAM cells, a new approach using the controlled shape anisotropy was suggested and interpreted by a simple calculation of anisotropy energies of magnetic layers consisting of the cells. This concept gave a reduced switching threshold in NiFe(60$\AA$)/Co(5$\AA$) layer consisting of the patterned cells from about 15 Oe to 5 Oe and it was thought that this concept would be much helpful for the realization of competitive MRAM devices.

• Journal of KIISE:Computing Practices and Letters
• /
• v.14 no.3
• /
• pp.311-315
• /
• 2008

The switching fabric used to make high speed switching for packet transfer between input and output interface in recent internet environments. Without making any changes in order to remain ATM switching fabric, the existing structures should split/reassemble a packet to certain size, set aside cross-point buffer and will put loads on the system. In this paper, we proposed a new switch architecture, which has separated data memory plane and switching plane packet data will be stored on the separate memory structure and simultaneously only the part of the memory address pointers can pass the switching fabric. The small mini packets which have address pointer and basic information would be passed through the switching fabric. It is possible to achieve the remarkable switching performance than other switch fabrics with contending variable length packets.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.607-607
• /
• 2013

차세대 비휘발성 메모리 소자로서 각광받고 있는 저항 변화 메모리(resistive switching random access memory; ReRAM) 소자는 속도가 빠르고, 에너지 소모가 적으며, 고집적화를 이루기 용이하다는 강점을 보유하고 있다. 지금까지 저항변화 물질의 최적화를 위해 매우 다양한 물질들이 연구되고 있으며, 그 물질에 따라 스위칭 메커니즘 및 동작 방법이 다르게 보고되어 왔다. 하지만 저항변화 메모리의 스위칭 거동은 전형적인 전기적 제어 조건으로부터 구현되었기 때문에 한정된 소자 특성을 나타낼 수밖에 없었다. 본 연구에서는 새로운 메모리 제어 조건으로 빛을 이용함으로써 한정된 소자 특성으로부터 벗어나고자 하였다. 저항 변화 물질로 잘 알려진 ZnO를 표면적이 넓은 형태로 합성하기 위하여 hydrothermal 방법으로 FTO 기판 위에 수직하게 배열된 ZnO 나노와이어를 형성하고 그 위에 Au 상부 전극을 형성하여 금속-절연체-금속 소자 구조를 제작하였다. 본 연구에서는 전형적인 전기적 제어 조건에 더불어 빛의 입사 유무 조건을 바꿔가면서 Au/ZnO 나노와이어/FTO 소자의 저항 변화 특성을 평가 하였을 뿐만 아니라 전기적 인가 없이 오직 빛만으로 두 가지 안정한 저항 상태를 반복적으로 전환하는 특성을 유도하였다. 본 결과를 바탕으로 필라멘트 이론에 기초한 저항 변화 메커니즘을 설명하는 모델이 제시되었다.

• 한국정보통신설비학회:학술대회논문집
• /
• 2006.08a
• /
• pp.134-140
• /
• 2006

홈 게이트웨이가 가져야 하는 기능에 대한 요구사항을 분석하고 통신사업자의 관점에서, QoS 기능과 IP 주소변환 기능을 중심으로 세부적인 스위칭 칩의 기능과 성능을 규정하였다. QoS 기능, 패킷 필터링 기능, 그리고 IPv6 주소체계 도입 등과 같이 급변하는 네트워크의 요구사항을 유연하게 수용하여, 칩의 기능과 성능을 수정하거나 추가할 수 있도록 패킷프로세서 기반으로 스위칭 칩을 설계하였으며, 홈 게이트웨이의 구성을 단순화하기 위해 스위칭 칩의 패킷 메모리와 룩업 메모리를 칩 내부에 내장하였다. 그리고 칩의 설계를 검증하기 위해 FPGA를 이용하여 6포트 스위칭 칩으로 구현하여 기능 및 성능시험을 수행하였다. NAT, Flow에 따른 패킷 분류 및 패킷 변경, SPQ, DWRR과 같은 스케줄링 등의 시험을 통하여 설계한 칩의 기능과 성능을 확인하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.56-56
• /
• 2011

투명 메모리 소자는 향후 투명 디스플레이 등 투명 전자기기와 집적화해 통합형 투명 전자시스템을 구현을 위해 지속적으로 연구가 진행 되고 있으며, 산학계에서는 다양한 메모리 소자중 큰 밴드-갭(>3 eV) 특성을 가지는 저항 변화 메모리(Resistive Random Access Memory, ReRAM)를 이용한 투명 메모리 구현 가능성을 지속적으로 보고하고 있다. 현재까지의 저항 변화 메모리 연구는 물질 최적화를 위해 다양한 금속-산화물계(Metal-Oxide) 저항 변화 물질에 대한 연구가 활발하게 진행 되고 있지만, 금속-산화물계 물질의 경우 근본 적으로 그 제조 공정상 산소에 의한 다수의 산소 디펙트 형성과 제작 시 쉽게 발생할 수 있는 표면 오염의 문제점을 안고 있으며, 또한 Endurance 및 Retention 등의 신뢰성에 문제를 보이고 있다. 따라서, 이러한 문제점을 근본 적으로 해결하기 위해 새로운 저항 변화 물질에 관한 물질 최적화 연구가 요구 되며, 본 연구진은 다양한 금속-질화물계(Metal-Nitride) 물질을 저항변화 물질로 제안해 연구를 진행 하고 있다. 이전 연구에서, 물질 고유의 우수한 열전도(285 W/($m{\cdot}K$)) 및 절연 특성, 큰 밴드-갭(6.2 eV), 높은 유전율(9)을 가지고 있는 금속-질화물계 박막인 AlN를 저항변화 물질로 이용하여 저항변화 메모리 소자 연구를 진행하였으며, 저전압 고속 동작 특성을 보이는 신뢰성 있는 저항 변화 메모리를 구현하였다. 본 연구에서는 AlN의 큰 밴드-갭 특성을 이용하여 투명 메모리 소자를 구현하기 위한 연구를 진행 하였다. 투과도 실험 결과, 가시광 영역 (380-700 nm)에서 80% 이상의 투과도를 보였으며, 이는 투명 메모리 소자로써의 충분한 가능성을 보여 준다. 또한, I-V 실험에서 전형적인 bipolar 스위칭 특성을 보이며, 스위칭 전압 및 속도는 VSET=3 V/Time=10 ns, VRESET=-2 V/Time=10ns에서 가능하였다. 신뢰성 실험에서, 108번의 endurance 특성 및 105 초의 retention 특성을 보였다.

• Journal of KIISE:Computer Systems and Theory
• /
• v.27 no.2
• /
• pp.149-159
• /
• 2000

In this paper, we propose a new class of MIN (Multistage Interconnection Network) called SCMIN(ShortCut MIN) which can form a cheap and efficient packet switching interconnection network. SCMIN satisfies full access capability(FAC) and has multiple redundant paths between processor-memory pairs even though SCMIN is constructed with 2.5N-4 SEs which is far fewer SEs than that of MINs. SCMIN can be constructed suitable for localized communication by providing the shortcut path and multiple paths inside the processor-memory cluster which has frequent data communications. Therefore, SCMIN can be used as an attractive interconnection network for parallel applications with a localized communication pattern in shared-memory multiprocessor systems.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.21 no.5
• /
• pp.1325-1331
• /
• 1996

In this paper, a new current-memory circuit is proposed that reduces the clock feedthrough(CFT) error voltage causing total harmonic distortion(THD) increment in switched-current(SI) systems. Using PMOS transistor in CMOS complementary, the proposed one reduces output distortion current due to the CFT errorvoltage. A proposed current-memory is designed using a 1.2.mu.m CMOS process anda 1MHz sinusoidal signal having a 68.mu.A amplitude current is applied as input (sampling frequency:20MHz). It hasbeen shown from the simulation that the output distortion current effected by the CFT error voltage is reduced by approximately 10 times the error voltage of conventional one, THD is -57dB in case ofappling 1kHz frequency input signalwith 0.5 peak signal-to-bias current ratio.

• Proceedings of the Korean Institute of Communication Sciences Conference
• /
• 1996.10a
• /
• pp.380-383
• /
• 1996

• Electrical & Electronic Materials
• /
• v.21 no.10
• /
• pp.31-39
• /
• 2008