• Electronics and Telecommunications Trends
• /
• v.25 no.6
• /
• pp.110-122
• /
• 2010

UCC, 트위터 등 멀티미디어 콘텐츠 증가, 유틸리티 컴퓨팅과 같은 다양한 신규 서비스의 급증, IPTV 등 높은 대역폭을 요구하는 애플리케이션의 증가, 가상화 데이터 센터의 등장과 함께 40G/l00G 이더넷 기술이 차세대 광대역 서비스 대역폭 요구에 대한 장기적 해결방안의 하나로 제시되고 있는 가운데 세계적으로 40G/100G 이더넷으로의 네트워크의 진화가 시작되고 있다 본 고에서는 최근 세계적으로 뜨거운 쟁점이 되고 있는 차세대 인프라 40G/100G 이더넷 표준을 기반으로 하는 디바이스 및 프로덕트의 출시 동향을 살펴보고 현재 사용 기능한 상용 칩을 이용한 40G 이더넷 라인카드의 구조와 향후 구현 가능한 100G 이더넷 라인카드의 구조 그리고 40G/100G 이더넷 상의 OTN 네트워크 응용에 대해 고찰한다.

• Proceedings of the IEEK Conference
• /
• 2005.11a
• /
• pp.667-670
• /
• 2005

본 논문은 100um와 80um의 텅스텐 와이어를 이용하여 세라믹(Ceramic)기판에 홀(Hole)을 뚫어 텅스텐 와이어를 수직으로 세우는 방식으로 수직형의 마이크로 스프링을 제작하였다. 마이크로 스프링의 설계를 위해 제한된 실험 결과와 신경회로망을 이용하여 텅스텐 와이어의 두께와 높이, 쉬프트(Shift)의 양을 변화시키면서 장력(Tension force)을 모델링하였고 제작을 통해 검증하였다. 이는 기존의 수평형 프로브카드의 한계를 대체할 수 있는 수직형 프로브카드의 핵심 모듈로서 멀티다이(Multi Die) 뿐만 아니라 범핑(Bumping)타입의 칩 테스트도 가능하다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2004.04a
• /
• pp.178-180
• /
• 2004

최근 소형 모바일 기기들이 대중화되고 그 종류가 다양해지면서 플래시 메모리가 기본 저장 매체로서 많이 사용되고 있다. 플래시 메모리는 기존의 하드디스크 같은 자기 매체에 비해서 크기가 작고, 전력소모도 적으며 내구성도 높다. 멀티미디어 데이터를 다루는 기기들이 증가하면서 플래시 메모리 중에서도 비용이 저렴하고 단일 칩으로도 대용량을 가지는 NAND형 플래시 메모리를 저장장치로 사용하는 기기들이 계속해서 늘어나고 있다. NAND 플래시 메모리는 기존에 많이 사용되던 NOR 플래시 메모리와는 다른 않은 특징이 있다. 따라서 NAND 플래시 메모리에 적합한 저장 기법을 설계하기 위해서는 NAND 플래시 메모리의 특징을 잘 이해하고 이용해야 한다. 이에 본 논문에서는 NAND 플래시 메모리를 효율적으로 사용할 수 있도록 해주는 접근계층을 설계, 구현하고 이에 대한 구조와 세부 특징에 대해서 살펴본다. 본 논문에서 구현한 접근계층은 하드웨어에 종속적이지 않으며 NAND 플래시 메모리가 제공하는 다양한 기능을 상위 계층에서 충분히 활용할 수 있도록 설계되었다.

• Journal of the Korean Institute of Illuminating and Electrical Installation Engineers
• /
• v.25 no.12
• /
• pp.34-41
• /
• 2011

In order to understand the thermal performance of each LED chips in multi-chip LED package, a quantitative parametric analysis of the temperature evolution was investigated by thermal transient analysis. TSP (Temperature Sensitive Parameter) value was measured and the junction temperature was predicted. Thermal resistance between the p-n junction and the ambient was obtained from the structure function with the junction temperature evolution during the cooling period of LED. The results showed that, the thermal resistance of the each LED chips in 4 chip-LED package was higher than that of single chip- LED package.

• Annual Conference of KIPS
• /
• 2003.05b
• /
• pp.1097-1100
• /
• 2003

본 논문에서는 최근 유선을 대치하기 위해 등장한 여러 가지 근거리 무선통신 방식 중 블루투스 기술과 시스템의 안정성 및 리소스의 효율적 사용을 위한 멀티태스킹이 가능한 RTOS(uC/OS)를 이용하여 투선 비디오 도어폰을 설계 및 구현해 본다. 송신기는 카메라, 비디오 디코더, 영상 압축칩 프로세서(ARM7TDMI), 메모리, 블루투스 모듈 등을 이용하여 임베디드 시스템을 구성하였고, 수신기는 블루투스 모듈을 통해 수신된 영상 데이터를 모니터에 디스플레이 할 수 있다.

• Journal of Institute of Control, Robotics and Systems
• /
• v.8 no.6
• /
• pp.514-523
• /
• 2002

Feeder arrangement is an important element of process planning for printed circuit board assembly systems. This paper newly proposes a feeder arrangement method for multihead-gantry chip mounters. The multihead-gantry chip mounters are very popular in printed circuit board assembly system, but the research has been mainly focused on single-head-gantry chip mounters. We present an integer programming formulation for optimization problem of multihead-gantry chip mounters, and propose a heuristic method to solve the large NP-complete problem in reasonable time. Dynamic programming method is then applied to feeder arrangement optimization to reduce the overall assembly time. Comparative simulation results are finally presented to verify the usefulness of the proposed method.

• Journal of the Korean Institute of Telematics and Electronics C
• /
• v.34C no.2
• /
• pp.19-28
• /
• 1997

This paper presents the design of an SSIC chip for synchronization between main and sub pictures in the multi channel TV system (MUCTS). This chip can resolve problems in MUCTS, such as passing through and vertical jolt phenomena. In addition, this chip rpvivides compatibility for normal/doulble scan, interlace/progressive and normal (4:3)/wide (16:9) systems and has high hjorizontal and vertical resolutions (340) dots and 150 lines). In each mode there are 1 channel, 3 channel, and 4 position display functions. This MUCTS chip including three A/D coverters, a D/A converter and seven line memories was fabricated with one chip by using the $0.8\mu\textrm{m}$ CMOS technology. The application areas of this MUCTS ASIC chip include the wide TV, projection TV and te next generation TV for the DBS (direct broadcast system).

• Proceedings of the IEEK Conference
• /
• 2006.06a
• /
• pp.723-724
• /
• 2006

Exploiting the instruction level parallelism encountered with the limit. Single chip multiprocessor was introduced to overcome the limit of traditional processor using the instruction level parallelism. Also, a branch miss prediction is one of the causes that reduce the processor performance. In order to overcome the problems, in this paper, we make single chip multiprocessor having the idle core execute the two control flow of conditional branch. This scheme is a kind of multi-path execution technique based on single chip multiprocessor architecture.

• Polymer Science and Technology
• /
• v.24 no.3
• /
• pp.277-284
• /
• 2013

• Proceedings of the Korean Information Science Society Conference
• /
• 2003.04a
• /
• pp.100-102
• /
• 2003

멀티미디어 데이터 처리나 암호화 알고리즘과 같은 계산양이 많고 빠른 시간 안에 처리되어야하는 어플리케이션들을 처리하기 위하여 재구성 가능한 논리소자와 내장형 마이크로 프로세서등이 하나의 칩에 통합된 재구성 가능한 SoC가 폭넓게 활용되고 있다. 이러한 컴퓨팅 환경의 시장적응성을 높이기위해서는 프로토타입을 제작하기 전에 설계변수에 따른 성능수치를 이미 예측하여 최소의 비용으로 시스템의 수행 시간 및 자원제약사향을 만족할 수 있는 구조를 찾아내는 것이 필수적이다. 본 논문에서는 Y-chart 설계 방법의 기본 개념을 재구성 가능한 SoC에 적용가능하도록 확장하여, 시스템 수준의 설계공간 탐색 도구를 개발하였다. 구현된 설계 공간 탐색을 통한 시뮬레이션 결과는 시스템 설계자들에게 실제 포로토타입을 구축하지 않고 최적의 설계변수를 결정할 수 있게 하여 설계시간과 설계비용을 현저하게 줄여줄 것으로 기대된다.