• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 1999년도 가을 학술발표논문집 Vol.26 No.2 (1)
• /
• pp.646-648
• /
• 1999

본 논문에서는 RSA 암호 알고리즘의 핵심 계산 과정인 모듈로 곱셈 연산의 효율적인 하드웨어 구현을 위해 새로운 알고리즘과 하드웨어 구조를 제시한다. 기존의 몽고메리 알고리즘이 LSB 우선 방법을 사용한 것과는 달리 여기서는 MSB 우선 방법을 사용하였으며, RSA 암호 시스템에서 키가 일정 기간 동안 변하지 않고 유지된다는 점에 착안해 계수(Modulus)에 대한 보수(Complements)를 미리 계산해 놓고 이를 이용하여 모듈로 감소 처리를 간단히 덧셈으로 치환하도록 하였다. 보수들을 저장할 몇 개의 레지스터와 그들 중 하나를 선택하기 위한 간단한 멀티플렉서(Multiplexer)만을 추가함으로써 몽고메리 알고리즘이 안고 있는 홀수 계수 조건과 사후 연산이라는 번거로움을 없앨 수 있다. 본 논문에서 제안하는 알고리즘은 하드웨어 복잡도가 몽고메리 알고리즘과 비슷하며 그 내부 계산 구조를 보여주는 DG(Dependence Graph)의 지역 연결성 (Local Connection), 모듈성(Modularity), 데이터의 규칙적 종속성 (Regular Data Dependency)등으로 인한 실시간 고속 처리를 위한 VLSI 구현에 적합하다.

• 한국컴퓨터정보학회:학술대회논문집
• /
• 한국컴퓨터정보학회 2019년도 제60차 하계학술대회논문집 27권2호
• /
• pp.95-96
• /
• 2019

본 논문에서는 연결된 다양한 인터페이스를 갖는 비디오 카메라들 중에서 선택된 카메라의 영상을 통신망을 통해 다양한 다수의 외부 수신장치들에게 해당 영상을 전송하고 연결관리를 하는 영상송신시스템을 제안한다. 제안하는 송신시스템은 외부 비디오 카메라들의 연결을 위한 컴포지트 인터페이스와 범용 USB 카메라를 위한 USB 인터페이스, 유무선 송수신 및 ARM 계열의 CPU 모듈, 그 외에 개발을 위한 몇몇 장치들을 연결할 수 있도록 구성된다. 통신망릉 통해 제안한 송신시스템에 접속된 외부 수신장치들은 개별 채널을 할당 받아 특정 카메라 모듈을 선택하여 해당 영상을 수신할 수 있으며, 제안하는 송신시스템은 이를 위해 연결된 다수의 외부 수신장치들과의 연결관리 및 해당 카메라 모듈의 영상을 송신관리 등과 같은 기능으로 구성된다.

• 한국인터넷방송통신학회논문지
• /
• 제20권3호
• /
• pp.181-187
• /
• 2020

본 논문에서는 고성능 차량용 SoC 설계자동화를 위한 상위수준 합성과정에서의 레지스터 할당 알고리즘과 자원 할당 알고리즘을 제안한다. 상위수준 합성에서 가장 중요한 연산자의 특성과 데이터패스의 구조를 분석하고, 멀티사이클 연산의 스케줄링 시 가상연산자 개념을 도입함으로써, 멀티사이클 연산을 구현하는 연산자의 유형에 관계없이 공통으로 적용시킬 수 있는 자원할당 알고리즘을 이용하여 증명하였다. 연산자 간을 연결하는 신호선이 반복적으로 이용되어 연결 신호선수가 최소가 될 수 있도록 기능연산자를 할당하고, 레지스터 할당 시 연결구조에 따라 가중치를 갖는 구간 그래프를 구성한다. 최소의 클러스터 분할 알고리즘을 이용하여 생성된 최대 크기의 클러스터들에 연결구조가 고려된 레지스터를 할당한다. 연결구조에 대한 멀티플렉서의 중복 입력을 제거하고 연산자에 연결된 멀티플렉서 간의 입력을 교환하는 입력 정렬 과정으로 연결구조를 최소화한다. 기술된 알고리즘의 스케줄링 성능을 평가하기 위하여, 표준벤치마크 모델인 5차 디지털 웨이브필터에 대한 스케줄링을 실행하여 제안한 알고리즘의 효용성을 입증한다.

• 대한전자공학회논문지SD
• /
• 제45권2호
• /
• pp.21-27
• /
• 2008

본 논문에서는 CMOS $0.18-{\mu}m$ 공정을 이용한 16:1 바이너리-트리 멀티플렉서(MUX)를 기술한다. 본 MUX는 넓은 동작속도 범위와 공정-온도 변화에서도 둔감하게 동작할 수 있도록 여러 딜레이 보상 기법들을 적용하였다. 제안하는 MUX는 넓은 동작속도 범위와 공정-온도 변화에서도 셋업 마진과 홀드 마진이 최적 값인 0.5UI를 약 0.05UI의 표준편차 내에서 유지할 수 있음을 모의실험을 통하여 확인하였다. 이러한 결과는 CMOS 로직 회로의 특성이 민감하게 변화함에도 불구하고 제안된 딜레이 보상 기법이 효과적으로 적용되었으며, 따라서 회로의 신뢰성이 매우 향상되었음을 나타낸다. 본 MUX는 $0.18-{\mu}m$ CMOS 공정을 이용하여 제작되었으며, 테스트 보드로 검증되었다. 전원 전압이 1.8-V인 환경에서, MUX의 최대 data-rate과 면적은 각각 1.65-Gb/s와 0.858 $mm^2$이고, 24.12 mW의 전력을 소모하며, 출력 eye opening은 1.65-Gb/s의 동작 환경에서 272.53 mV, 266.55 ps으로 측정되었다.

• 한국통신학회논문지
• /
• 제25권4B호
• /
• pp.629-634
• /
• 2000

본 논문에서는 VSDL 시스템을 위한 discrete wavelet multitone (DWMT) 송수신기의 구조에 대해 기술한다. DWMT 송수신기는 코사인 변조 필터 뱅크를 사용한 트랜스 멀티플렉서, 전송 채널의 영향을 최소화하기 위한 시간 영역 등화기 및 주파수 영역 등화기 등으로 구성된다. 주파수 영역 등화기를 위해 기존의 1차원 선형 등화기법을 시간 및 부채널 축의 2차원으로 확장하여 2차원 LMS 방법으로 구현하였다. 등화기 평가 계수를 DWMT 기반 VDSL 송수신기에 적용하여 ANSI T1E1.4의 VDSL 전송 시험 선로 규격을 사용한 모의실험을 통해 성능을 확인하였다.

• 한국통신학회논문지
• /
• 제18권7호
• /
• pp.980-988
• /
• 1993

본 논문에서는 멀티미디어 트래픽올 갖는 B-ISBN의 스위치/멀티플렉서 등에서 중요한 파라메타로 결정되는 버퍼 크기에 대한 트래픽의 성능을 분석하였다. 멀티미디어 트래픽은 포아송 분포 트래픽, 그리고 기하분포와 지수 분포의 ON 시간 주기 (버스트 분포)를 갖는 버 스트 트래픽이 혼합되는 트래픽으로 모델링 하였다. 멀티미디어 트래픽으로 모델링한 트래픽에 대해서 성능을 분석하고 양질의 서비스를 제공할 수 있는 셀손실률에 대한 버퍼의 크기를 제시 하였다. 시뮬레이션은 PC SIMSCRIPT II.5를 이용하였고 시뮬레이션 프로그램은 PREAMBLE, MAIN, INITIAL, ARRIVAL., DEPARTURE및 STOP·SIM의 모듈로 구성하였다. 특히 혼합된 트래픽의 시뮬레이션에서는 ARRIVAL모듈을 I, II로 나누고 셀을 각각의 모듈에서 독립적으로 발생시켜 시뮬레이션을 수행하였다. 시뮬레이션 모델링은 이벤트 스케줄링 (Event Scheduling) 방식을 적용하여 시행하였다.

• 전자공학회논문지SC
• /
• 제40권3호
• /
• pp.145-151
• /
• 2003

본 논문에서는 고속의 연산동작과 낮은 회로 복잡도를 갖는 새로운 GF(2/sup m/)상의 승산기를 제안한다. 유한체 연산은 다항식 승산과 기약다항식을 적용한 모듈러 연산에 의해 전개되며, 본 논문에서는 이 두 과정을 분리하여 다루었다. 다항식 승산연산은 Permestzi의 기법을 토대로 전개하였고 기약다항식은 AOP로 하였다. 멀티플렉서를 사용하여 GF(2/sup m/)상의 승산회로를 구성하였고, 회로 복잡도와 지연시간을 타 논문과 비교하였다. 제안된 승산기는 낮은 회로 복잡도와 지연시간을 보이며, 회로의 구성이 정규성을 가지므로 VLSI 구현에 적합하다.

• 한국정보과학회논문지:시스템및이론
• /
• 제28권10호
• /
• pp.520-529
• /
• 2001

캐리-세이브 가산기(CSA)는 빠른 수행과 작은 면적을 가지는 연산 하드웨어 구현에서 가장 효과적으로 사용되는 연산 셀들 중의 하나이다. 현재 CSA 적용기술의 근복적인 약점을 그 적용이 덧셈식으로 직접 변환되는 부분에 해당되는 회로에만 가능하다는 것이다. 이러한 제한점을 극복하기위하여, 우리는 새로운 몇가지 CSA 변환 기법들을 제안한다. 구체적으로 멀티플렉서를 포함한 연산에서의 CSA 변환, 다수 회로를 포함한 연산에서의 CSA 변환, 곱셈 연산을 내포한 연산에서의 CSA 변화를 제안한다. 또한 이러한 기법들을 실제의회로 합성에서 효과적으로 적용하는 통합 알고리즘을 제안한다. 우리는 다양한 실험을 통하여 제시된 기법들에 기반한 우리의 알고리즘의 기존의 CSA 방법들과 비교하여 실제적인 회로 합성에서 매우 효율적임을 보인다.

• 한국전자파학회논문지
• /
• 제15권8호
• /
• pp.775-780
• /
• 2004

본 논문은, 각 채널이 여파기와 군지연 등화기로 구성되는, 위성용 다중채널 입력 멀티플렉서에서 사용되는 군지연-등화되는 여파기의, Simulated Annealing(SA) 기법과 Conjugate Gradient(CG) 기법의 새로운 결합형 설계 방식에 의한 구현을 기술한다. SA기법은 8차 타원적분형 여파기, CG기법은 2극 등화기 각각의 회로 설계변수들의 값을 찾아내는데 이용된다. 측정결과는 설계된 부품의 spec.에 대하여 성능이 만족함과 설계기법의 타당성을 나타낸다.

• 한국전자파학회논문지
• /
• 제14권6호
• /
• pp.599-605
• /
• 2003

이중모드 비대칭 canonical 구조 필터는 일반적으로 위성 중계기의 입력 멀티플렉서에 주로 사용된다. 본 논문에서는 비대칭형 canonical 필터의 용이한 합성 방법에 대하여 언급하였다. 비대칭형 canonical 필터의 결합행렬은 대칭형 canonical 필터의 결합 행렬로부터 평면 회전(plane rotation)과 같은 similarity transformation을 이용하여 구하였다. 비대칭형 canonical 필터의 결합 행렬을 구하기 위한 similarity transformation 과정에 있어서 회전 순서, 피벗(pivot), 회전각을 제시하였다. 본 논문에서 제시한 방법을 이용하여 8차 및 10차 비대칭 canonical filter의 결합 행렬을 추출하였으며, 비대칭형 canonical 필터의 주파수 응답 특성은 대칭형 canonical 필터의 주파수 응답 특성과 동일한 특성을 나타내었다.