• 한국위성정보통신학회논문지
• /
• 제1권2호
• /
• pp.63-70
• /
• 2006

본 논문에서 2008년에 발사될 통신해양기상 위성탑재용 Ka 대역 멀티플렉서의 인증모델 결과를 보였다. 이들은 위성통신에서 주파수 자원을 효율적으로 사용하기 위한 위성중계기용 입력 및 출력 멀티플렉서와 반사판 안테나를 송수신 대역에서 공용으로 상요하기 위한 급전용 다이플렉서이다. 4개의 주파수채널을 지닌 중계기 입력부에서 사용되는 입력 멀티플렉서는 높은 주파수 선택도 특성을 지닌 협대역 8차 타원형 필터와 2차 군지연등화기를 갖는 독립 채널 필터들로 이루어져 있다. 출력 멀티플렉서는 저손실 특성을 갖고, 무게 및 부피가 적은 매니폴드 형태가 이용되었다. 급전부에 사용되는 다이플렉서의 송수신 포트는 E 평면 T 접합부를 이용하여 분기되었고, 수신부 필터는 튜닝이 용이하도록 비대칭 유도성 아이리스를 이용한 필터가 적용되었다. 제작된 인증모델 멀티플렉서들은 요구 규격에 맞도록 전기적 성능시험, 진동시험, 기계적 충격시험, 열진공 시험, EMC 시험 등이 실시되었고, 시험결과 비행모델에 적용 가능한 성능을 보였다.

• 한국통신학회논문지
• /
• 제25권1B호
• /
• pp.201-208
• /
• 2000

시분할 멀티플렉서는 여러 병렬 스트림(stream)들을 높은 비트율을 갖는 하나의 직렬 스트림으로 결합하는 장치로, 광통신 시스템의 송신부에 사용된다. 본 논문에서는 에미터 크기가 2$\times$8um\sup 2\인 SiGe HBT를 사용하여 4:1 (4채널) 시분할 멀티플렉서를 설계하였다. 설계된 회로의 동작속도는 10Gbps, 입력전압 및 출력전압은 각각 400mVp-p와 800mVp-p, 20-80% 간의 상승시간 및 하강시간은 각각 34ps와 34ps이며, 전력소모는 1.50W이다.

• 한국항해항만학회지
• /
• 제29권1호
• /
• pp.91-96
• /
• 2005

현재 국내에서는 NMEA 멀티플렉서를 개발한 사례 띤 제품이 몇몇 업체가 있으나, 외국 제품보다 인지도 및 제품판매의 실적이 미비하다. 그러므로 외국의 고비용 장비를 수입하여 사용하거나, 멀티 포트를 이용하여 NMEA 신호를 전송하는 프로그램을 소프트웨어적으로 구현하여 사용하고 있다. 그러므로 고비용이 지출되거나, 각 응용프로그램마다 별도의 처리 부분을 작성해야하는 문제점이 있다. 또한, NMEA 신호를 출력하는 각각의 장비들은 제조회사 및 플랫폼이 다르므로 이중의 자원낭비 및 손실 등을 초래할 수 있다. 본 논문에서는 경제적으로 NMEA 멀티플렉서 모듈을 구현하기 위하여 가상 시스템을 구성하여 실험을 실시하였다. NMEA 신호를 입력하기 위해 각 장비들은 가상의 데이터를 가진 노드로 대치하여 멀티플렉서 구현을 위한 가상의 시스템을 구성하고, 여러 문제들을 보완하기 위하여 신뢰성 있는 처리방법과 고성능의 단일 하드웨어 모듈로서 독립적으로 동작할 수 있다. 최적화된 큐의 설계를 이용하여 모듈의 메모리 효율을 높이며, 주요 항해 장비인 자이로콤파스, 에코 사운드, GPS 등과 실시간으로 RS232 멀티포트를 통하여 입력되는 신호를 실제 PC에서 출력하여 통신의 정확성을 유지할 수 있는 NMEA 멀티플렉서의 설계 및 구현에 대하여 제안하였다.

• 한국통신학회논문지
• /
• 제26권7B호
• /
• pp.996-1005
• /
• 2001

본 논문에서는 ASIC 벤더의 셀 라이브러리와 MUX-based FPGA에 있는 고정된 입력을 갖는 연결구조의 수를 최소화하는 하드웨어 할당 알고리듬을 제안한다. 제안된 할당 알고리듬은 연산자간을 연결하는 신호선이 반복적으로 이용되어 연결 신호선 수가 최소가 될 수 있도록 연산자를 할당한다. 연결 구조를 고려한 이분할 그래프에 가중치를 설정하고 변수와 레지스터간의 최대 가중치 매칭을 구함으로써 레지스터 할당을 수행한다. 또한 연결구조에 대한 멀티플렉서의 중복 입력을 제거하고 연산자에 연결된 멀티플렉서간의 입력을 교환하는 입력 정렬 과정으로 연결구조를 최소화한다. 벤치마크 실험을 통하여 제안된 알고리즘의 효용성을 보인다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2000년도 가을 학술발표논문집 Vol.27 No.2 (3)
• /
• pp.428-430
• /
• 2000

최근 고속 가입자망의 급속한 보급과 인터넷 정보가전 개발의 활성화는 홈네트워킹으로 불리우는 새로운 컴퓨팅 환경을 등장시켰다. 홈네트워킹 환경에서는 IPv4 주소공간의 부족과 내부 네트워크와 기존의 인터넷 사이에 연결성을 제공하기 위해서 풀어야 할 문제들이 있다. 또한, 정보가전에 내장되어 있는 웹서버를 관리.제어.확장하기 위한 기능성도 제공되어야 한다. 본 연구에서는 홈네트워킹 환경에서 발생하는 문제점들을 효과적으로 해결할 수 있는 웹서버 멀티플렉서 프레임워크를 설계하고 구현한다.

• 한국산학기술학회논문지
• /
• 제15권12호
• /
• pp.7309-7316
• /
• 2014

본 논문에서는 마이크로스트립 전송선로를 이용하여 소출력 이동통신 기지국용 삼중대역 멀티플렉서를 설계하고 제작하였다. 이 멀티플렉서는 셀룰러, WCDMA, 그리고 LTE를 포함하는 3개의 이동통신 주파수대역에서 이용 가능하도록 설계하였으며, 통과대역에서는 0.8 dB 삽입손실과 1.5 이하의 정재파비 그리고 차단대역에서는 15dB 이상의 대역저지 특성을 가지도록 설계하였다. 제작된 삼중대역 멀티플렉서 시료로부터 얻어진 신뢰성 테스트의 결과, 모든 시료의 제반 특성이 통과 대역 824~894 MHz, 1920~2170 MHz, 2500~2690 MHz에서 최대 삽입손실 0.71dB, 정재파비 1.38, 저지대역 감쇄 15 dB 이상을 보임으로써 우수한 성능과 설계 규격에서 정한 규정을 매우 잘 충족하고 있다.

• 한국전자파학회논문지
• /
• 제14권8호
• /
• pp.839-844
• /
• 2003

위성 중계기의 무게와 부피를 최소화 하기 위하여 입력 멀티플렉서 및 출력 멀티플렉서에 사용하는 채널 필터는 이중모드 도파관 필터를 많이 사용한다. 또한 입력 멀티플렉서는 일반적으로 채널이 서로 독립적이기 때문에 이에 사용하는 채널 필터는 이중종단형으로 설계하며, 매니폴드(manifold) 형태의 출력 멀티플렉서의 경우 채널 필터는 단일종단형으로 설계한다. 본 논문에서는 위성 중계기에 많이 적용되는 단일종단 및 이중종단 이중모드 도파관 필터의 튜닝 방법에 관하여 기술하였다. 필터의 튜닝은 한쪽면이 단락된 더미 공동(dummy cavity)을 이용하며, 측정된 반사계수의 위상 응답을 계산된 이론치에 정합시키는 과정으로 튜닝을 진행한다. 이러한 튜닝방법을 4차 이중종단 이중모드 타원응답 필터와 6차 단일종단 이중모드 타원응답 필터에 적용하여 튜닝함으로써 제안한 튜닝방법의 유용성을 확인하였다.

• 문화기술의 융합
• /
• 제6권2호
• /
• pp.515-520
• /
• 2020

디지털 회로설계 기술에서 사용되는 CMOS는 양자 터널링 현상 등으로 인해 집적도의 한계에 다다르고 있다. 이를 대체할 수 있는 양자점 셀룰러 오토마타(QCA : Quantum-dot Cellular Automata)는 적은 전력 소모와 빠른 스위칭 속도 등으로 많은 장점이 있음으로 CMOS의 많은 디지털 회로들이 QCA 기반으로 제안되었다. 그중에서도 멀티플렉서는 D-플립플롭, 레지스터 등 다양한 회로에 쓰이는 기본 회로로써 많은 연구가 되고 있다. 하지만 기존의 멀티플렉서는 공간 효율성이 좋지 않다는 단점이 있다. 따라서, 본 논문에서는 셀 간 상호작용을 이용하여 새로운 다층구조 멀티플렉서를 제안하고, 이를 이용하여 D-래치를 제안한다. 본 논문에서 제안하는 멀티플렉서와 D-래치는 면적, 셀 개수, 지연시간이 개선되었으며, 이를 이용하여 큰 회로를 설계할 시 연결성과 확장성이 우수하다. 제안된 모든 구조는 QCADesigner를 이용해 시뮬레이션하여 동작을 검증한다.

• 전자공학회논문지
• /
• 제53권4호
• /
• pp.37-47
• /
• 2016

광폭입력함수 전용 멀티플렉서가 슬라이스 구조에 포함되는 상용 FPGA의 현실적 제약 조건을 학계의 대표적 논리 표현 방식인 AIG (And-Inverter Graph)를 근간으로 개발된 FPGA 매핑 알고리즘에 적용하였다. AIG를 LUT (Look-Up Table)으로 매핑할 때 중간 구조로서 컷을 열거하는 데 이들 중에서 멀티플렉서를 인식해 낸 후 이들이 매핑될 때 지연 시간 및 면적을 복잡도 증가 없이 계산하도록 하였다. 이 때 트리 형성 전제 조건인 대칭성과 단수 제약 요건도 검사하도록 하였다. 또한, 멀티플렉서 트리의 루트 위치를 RTL 코드에서 찾아내고 이를 보조 출력 형태로 AIG에 추가하도록 하였다. 이 위치에서 섀넌확장을 통해 멀티플렉서 트리 구조를 의도적으로 합성한 후 최적 AIG에 겹치도록 하는 접근 방법을 최초로 제안하였다. 이때 무손실 합성을 가능하게 하는 FRAIG 방식이 응용되었다. 두 가지 프로세서에 대해 제안된 접근 방법과 기법들을 적용하여 약 13~30%의 면적 감소 및 최대 32%까지의 지연 시간 단축을 달성하였다. AIG 트리에 특정 구조를 의도적으로 주입시키는 접근 방법은 향후 캐리 체인 등에 확장 적용하는 연구가 진행될 것이다.

• 한국통신학회:학술대회논문집
• /
• 한국통신학회 1992년도 하계종합학술발표회 논문집
• /
• pp.228-232
• /
• 1992