• Journal of Korea Multimedia Society
• /
• v.4 no.3
• /
• pp.257-269
• /
• 2001

Because of increasing number of integrated circuit, there is many tries of making chip of neural network and some chip is exit. but this is not prefer because YLSI technology can't support so large hardware. So imitation of whole system of neural network is more prefer. There is common procedure in signal processing as in the neural network and pattern recognition. That is multiplication of large amount of signal and reading LUT. This is identical with some operation of MLP, and need iterative and large amount of calculation, so if we make this part with hardware, overall system's velocity will be improved. So in this paper, we design neutral network, not neuron which can be used to many other fields. We realize this part by following separated bits addition method, and it can be appled in the real time parallel process processing.

• The KIPS Transactions:PartA
• /
• v.10A no.4
• /
• pp.389-396
• /
• 2003

InfiniBand technology is being accepted as the future system interconnect to serve as the high-end enterprise fabric for cluster computing. This paper presents the design and implementation of the InfiniBand system interconnect, focusing on an InfiniBand host channel adapter (HCA) based on dual ARM9 processor cores The HCA is an SoC tailed KinCA which connects a host node onto the InfiniBand network both in hardware and in software. Since the ARM9 processor core does not provide necessary features for multiprocessor configuration, novel inter-processor communication and interrupt mechanisms between the two processors were designed and embedded within the KinCA chip. Kinch was fabricated as a 564-pin enhanced BGA (Bail Grid Array) device using 0.18${\mu}{\textrm}{m}$ CMOS technology Mounted on host nodes, it provides 10 Gbps outbound and inbound channels for transmit and receive, respectively, resulting in a high-performance cluster system.

• Proceedings of the Korean Information Science Society Conference
• /
• 2006.06a
• /
• pp.340-342
• /
• 2006

기존의 멀티미디어 통신 프로토콜은 무선 네트워크 환경에서의 많은 오류에 대한 고려를 하지 않기 때문에 데이터의 손실이 커지고 신뢰성이 보장하기 위한 방법의 사용으로 인해 오버헤드가 커지는 문제가 있다. 3G-324M 프로토콜은 이러한 무선 네트워크 환경에서 멀티미디어 통신 시 사용되는 프로토콜이다. 하지만 오류 발생이 기변적으로 변하는 상황에 대해서 적절칩 대처하지 못하는 단점이 있다. 본 논문에서는 기존의 3G-324M 프로토콜을 확장하여, 무선 네트워크라는 오류 발생이 많은 상황에서 이러한 단점을 적절히 대처할 수 있는 프로토콜 설계 요소 및 그와 관련된 구현 방법에 관해 논한다. 제안한 방법을 검증하기 위해 프로토콜에 수신된 데이터의 오류를 예측하는 모듈을 추가해 오류 발생 정도를 예측하고 송신하는 데이터를 이러한 상황에 적절하게 대처해 송신할 수 있도록 하였고 그에 따른 테스트 결과를 살펴본다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2006.10a
• /
• pp.197-202
• /
• 2006

멀티미디어 응용 환경에서 데이터 메모리에 오류가 있는 경우에 이를 복원시키는 간단하고 효율적인 영상 복원 방식을 제안한다. H.264 복호화기의 예를 이용하여 최대 BER=0.1%인 메모리 결함율의 환경에서 본 논문에서 개발한 방식의 효율성을 기존의 메모리 결함 복원 방식과 비교하였다. 실험 결과 제안된 방식에 의하여 복원된 영상의 질은 거의 원본과 같은 수준으로 뛰어나다. 본 방식을 구현하기 위하여 추가된 하드웨어가 소비하는 전력은 전체 시스템 전력량의 약 0.05%이지만, 면적 요구량은 기존 방식의 1/56 이하에 불과하다. 따라서, 멀티미디어 제품 설계에 제안된 방식을 사용한다면, 결함이 존재하는 메모리를 재활용할 수 있게 됨으로써 관련 제품의 질을 유지하면서도 단가를 낮출 수 있게 될 것으로 기대된다.

• Proceedings of the Korea Multimedia Society Conference
• /
• 2004.05a
• /
• pp.405-408
• /
• 2004

본 논문에서는 FPGA와 마이크로프로세서를 이용하여 One Board화된 무선 콘트롤러 시스템의 기저대역부를 설계 하였다. 송신부에서는 컴퓨터와 연결된 마이크로프로세서부에서 컴퓨터를 통해 입력된 데이터를 병렬로 FPGA부로 전송하여 PN_code를 이용한 대역확산 거쳐 전송하고, 수신부에서는 대역역확산를 사용하여 데이터를 다시 수신측 마이크로프로세서를 통해 확인하였다. FPGA 설계는 Xilinx사의 FPGA 디자인 툴인 Xilinx Foundation3.1을 사용하였으며, FPGA configuration을 위한 타이밍 시뮬레이션을 수행하였고. Xilinx사의 SPARTAN2 2S100PQ208칩에 downloading 한 후 Agilent사의 1681A logic analyzer를 사용하여 설계된 회로의 동작을 확인 하였다. 또한 데이터의 입출력을 CPU부를 통해 컴퓨터에서 모니터링 할 수 있도록 설계하였다.

• Proceedings of the KIPE Conference
• /
• 2005.07a
• /
• pp.313-316
• /
• 2005

본 논문은 대용량 진력변환장치인 멀티-레벨 인버터 시스템에서 출력 전압가변이 손쉬운 HBML(H-Bridge Multi-Level) 인버터의 Master와 Cell 제어기 구성에 관한 것이다. HBML 인버터는 각각의 단위 Cell을 저압에서 사용하는 인버터로 구성하면, 구조적으로 풀-브릿지(Full-Bridge) 인버터를 캐스케이드 방식으로 연결하여 고압출력을 얻을 수 있는 토폴로지이다. 시스템에서 Master와 Cell의 제어 처리를 한곳에 집중하지 않는 분산 제어 방식을 적용하여 통신 Data를 최적화하도록 구성하고, 이를 바탕으로 두 제어기를 고성능 원-칩(One-Chip) DSP로만 설계하였다. 모든 외부 모듈을 내장한 CPU로 제어기가 구성될 경우, 외부 노이즈에 강하며, 추가되는 하드웨어 결선을 최소화할 수 있다. 본 논문에서는 HBML 인버터 출력 생성 시 반드시 요구되는 출력 PWM 동기 및 위상전이(Phase Shift)를 각 제어기 자체에 내장된 모듈만을 이용해서 구현하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2003.04a
• /
• pp.100-102
• /
• 2003

멀티미디어 데이터 처리나 암호화 알고리즘과 같은 계산양이 많고 빠른 시간 안에 처리되어야하는 어플리케이션들을 처리하기 위하여 재구성 가능한 논리소자와 내장형 마이크로 프로세서등이 하나의 칩에 통합된 재구성 가능한 SoC가 폭넓게 활용되고 있다. 이러한 컴퓨팅 환경의 시장적응성을 높이기위해서는 프로토타입을 제작하기 전에 설계변수에 따른 성능수치를 이미 예측하여 최소의 비용으로 시스템의 수행 시간 및 자원제약사향을 만족할 수 있는 구조를 찾아내는 것이 필수적이다. 본 논문에서는 Y-chart 설계 방법의 기본 개념을 재구성 가능한 SoC에 적용가능하도록 확장하여, 시스템 수준의 설계공간 탐색 도구를 개발하였다. 구현된 설계 공간 탐색을 통한 시뮬레이션 결과는 시스템 설계자들에게 실제 포로토타입을 구축하지 않고 최적의 설계변수를 결정할 수 있게 하여 설계시간과 설계비용을 현저하게 줄여줄 것으로 기대된다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2007.10b
• /
• pp.414-418
• /
• 2007

멀티프로세서 환경에서 OpenMP는 MPI 에 비해 병렬 프로그래밍을 쉽게 할 수 있다는 장점을 가지고 있고, OpenMP는 표준이 없는 병렬 프로그래밍 세계에서 실질적인 표준으로써 인정받고 있다. OPenMP는 대상 플랫폼에 따라 OpenMP 구현을 다르게 해야 하기 때문에 새로운 프로세서가 등장하면 그에 맞는 OpenMP구현을 만들어야 한다. 이 논문에선 다중 프로세서 시스템-온-칩 시스템인 ARM11MPCore 시스템 위에 POSIX 쓰레드에 기반하여 OpenMP 환경을 구축하고 그 성능을 측정한다.

• The Journal of the Acoustical Society of Korea
• /
• v.20 no.8
• /
• pp.19-23
• /
• 2001

DSP-based implementation is pervasive in wireless communication parts for systems and handsets according to developing high-speed and low-power programmable Digital Signal Processor (DSP). In this paper, we present a real-time implementation of multi-channel Adaptive Multi-rate (AMR) speech coder. The real-time implementation of an AMR algorithm is achieved using 32-bit fixed-point TMS320C6202 DSP chip that operates at 250 MHz. We performed cross compile, linear assembly optimization and TMS320C62xx assembly optimization for real-time implementation. Furthermore, speech data input/output function and communication function with external CPU is included in an AMR speech coder. The AMR Speech coder developed using DSP EVM board was evaluated in ETRI IMT-2000 Test-bed system.

• Journal of Korea Multimedia Society
• /
• v.15 no.1
• /
• pp.115-130
• /
• 2012

These days, most of safety-critical systems, which are systems those failures or malfunction may result in death or serious injury to people, or loss or severe damage to social systems, or environmental harm, are being built of embedded software or loaded controlling software systems on computers, electrical and electronic components or devices. There are a lot kind of fault analysis methods to evaluate safety of the safety-critical systems equipped computers, electrical and electronic components or devices with software. However, the only assessment method to evaluate software safety of a safety-critical system is not enough to analysis properly on account of the various types and characteristic of software systems by progress of information technology. Therefore, this paper proposes the integrated evaluation method and carries out a case study for the software safety of safety-critical system which embedded or loaded software sizes are small and control response times are not sensitive by use of two security analysis methods which are Fault Tree Analysis (FTA) and Fault Modes and Effect Analysis (FMEA) for ubiquitous healthcare system.