• 제목/요약/키워드: 매몰채널 특성

검색결과 7건 처리시간 0.027초

Twin-tub CMOS공정으로 제작된 서브마이크로미터 n채널 및 p채널 MOSFET의 특성 (Characteristics of submicrometer n-and p-channel MOSFET's fabricated with twin-tub CMOS process)

  • 서용진;최현식;김상용;김태형;김창일;장의구
    • E2M - 전기 전자와 첨단 소재
    • /
    • 제5권3호
    • /
    • pp.320-327
    • /
    • 1992
  • Twin-tub CMOS 공정에 의해 제작된 서브마이크로미터 채널길이를 갖는 n채널 및 p채널 MOSFET의 특성을 고찰하였다. n채널 및 p채널 영역에서의 불순물 프로파일과 채널 이온주입 조건에 따른 문턱전압의 의존성 및 퍼텐셜 분포를 SUPREM-II와 MINIMOS 4.0을 사용하여 시뮬레이션하였다. 문턱전압 조정을 위한 counter-doped 보론 이온주입에 의해 p채널 MOSFET는 표면에서 대략 0.15.mu.m의 깊이에서 매몰채널이 형성되었다. 각 소자의 측정 결과, 3.3[V] 구동을 위한 충분한 여유를 갖는 양호한 드레인 포화 특성과 0.2[V]이하의 문턱전압 shift를 갖는 최소화된 짧은 채널 효과, 10[V]이상의 높은 펀치쓰루 전압과 브레이크다운 전압, 낮은 subthreshold 값을 얻었다.

  • PDF

매몰채널 pMOSFET소자의 서브쓰레쉬홀드 특성 고찰 (Subthreshold characteristics of buried-channel pMOSFET device)

  • 서용진;장의구
    • E2M - 전기 전자와 첨단 소재
    • /
    • 제8권6호
    • /
    • pp.708-714
    • /
    • 1995
  • We have discussed the buried-channel(BC) behavior through the subthreshold characteristics of submicron PMOSFET device fabricated with twin well CMOS process. In this paper, we have guessed the initial conditions of ion implantation using process simulation, obtained the subthreshold characteristics as a function of process parameter variation such as threshold adjusting ion implant dose($D_c$), channel length(L), gate oxide thickness($T_ox$) and junction depth of source/drain($X_j$) using device simulation. The buried channel behavior with these process prarameter variation were showed apparent difference. Also, the fabricated pMOSFET device having different channel length represented good S.S value and low leakage current with increasing drain voltage.

  • PDF

Pseudo MOSFET을 이용한 Strained Silicon On Insulator의 전기적 특성분석 (Electrical Characterization of Strained Silicon On Insulator with Pseudo MOSFET)

  • 배영호;육형상
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2007년도 하계학술대회 논문집 Vol.8
    • /
    • pp.21-21
    • /
    • 2007
  • Strained silicon 기술은 MOSFET 채널 내 캐리어 이동도를 향상시켜 집적회로의 성능을 향상시키는 기술이다. 최근에는 strained 실리콘 기술과 SOI(silicon On Insulator) 기술을 접목시켜 집적회로 소자의 특성을 더욱 향상시킨 SSOI(Strained Silicon On Insulator) 기술이 연구되고 있다. 본 연구에서는 pseudo MOSFET 측정법을 이용하여 strained SOI 웨이퍼의 전기적 특성 분석을 행하였다. pseudo MOSFET 측정법은 SOI 웨이퍼의 전기적 특성분석을 위해 고안된 방법으로써 산화, 도핑 등의 소자 제조 공정 없이도 SOI 표면 실리콘층의 이동도와 매몰산화막과의 계면 특성 등을 분석해 낼 수 있는 기술이다. 표면 실리콘층의 두께와 매몰산화막의 두께가 각각 60nm, 150nm인 SOI 웨이퍼와 동일한 막 두께를 가지며 표면 실리콘층이 strained silicon인 SSOI 웨이퍼를 제작하여 그 특성을 비교 분석하였다. Pseudo MOSFET 측정 결과 Strained SOI 웨이퍼에서 표면 실리콘총 내의 전자 이동도가 일반적인 SOI 웨이퍼보다 약 25% 향상되었으며 정공 이동도나 매몰산화막의 계면 트랩밀도는 큰 차이를 보이지 않았다.

  • PDF

Growld Plane SOI MOSFET의 단채널 현상 개선 (Reduction of short channel Effects in Ground Plane SOI MOSFET′s)

  • 장성준;윤세레나;유종근;박종태
    • 대한전자공학회논문지SD
    • /
    • 제41권4호
    • /
    • pp.9-14
    • /
    • 2004
  • 매몰 산화층 밑의 실리콘 기판에 자기정렬 방법으로 ground plane 전극을 만든 SOI MOSFET의 단채널 현상과 Punchthrough 특성을 측정·분석하였다. 채널 길이가 $0.2{\mu}m$ 이하의 소자에서는 GP-SOI 소자가 FD-SOI 소자보다 채널 길이에 따른 문턱전압 저하 및 subthreshold swing이 작고 DIBL 현상이 크게 개선됨을 알 수 있었다. 기판전압에 따른 문턱전압 특성으로부터 GP-SOI 소자의 body factor가 FD-SOI 소자보다 큰 것을 알 수 있었다. 그리고 punchthrough 전압 특성으로부터 GP-SOI 소자의 punchthrough 전압이 FD-SOI 소자보다 큰 것을 알 수 있었다.

단채널 GaAs MESFET의 DC특성 및 광전류 특성의 해석적 모델에 대한 연구 (Analytical Modeling for Dark and Photo Current Characteristics of Short Channel GaAs MESFETs)

  • 김정문;서정하
    • 대한전자공학회논문지SD
    • /
    • 제41권3호
    • /
    • pp.15-30
    • /
    • 2004
  • 본 연구는 게이트 매몰형 단채널 GaAs MESFET의 암전류 특성과 광전류 특성을 해석적으로 모델링하였다. 모델링 결과, 광조사에 의한 중성영역내의 광 전도도의 증가 보다 공핍층 내의 광 기전력 발생에 따른 공핍층 폭의 감소효과로 인한 드레인 전류의 증가가 크게 일어남을 보이고 있다. 중성영역의 케리어 밀도 변화는 1차원 케리어 연속 방정식으로부터 도출하였으며, 광 기전력 도출은 게이트-공핍층 경계면의 광전류와 열전자 방출전류가 상쇄되는 조건으로 도출하였다. 드레인전압 인가에 따른 단채널 소자의 채널 방향의 전계효과를 고려한 2차원 Poisson 방정식의 해법을 제안하였다. 모델링 결과를 시뮬레이션한 결과, 적절한 암전류 및 광전류 특성에 대한 통합적 모델이 얻어짐을 확인하였다.

다결정 실리콘 박막트랜지스터 1T-DRAM에 관한 연구

  • 박진권;조원주;정홍배;이영희
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2011년도 제40회 동계학술대회 초록집
    • /
    • pp.109-109
    • /
    • 2011
  • 1T-1C로 구성되는 기존의 DRAM(Dynamic Random Access Memory)은 데이터를 저장하기 위한 적절한 capacitance를 확보해야 한다. 따라서 캐패시터 면적으로 인한 집적도에 한계에 직면해있다. 따라서 이를 대체하기 위한 새로운 DRAM인 1T (Transistor) DRAM이 각광받고 있다. 기존의 DRAM과 달리 SOI (Silicon On Insulator)기술을 이용한 1T-DRAM은 데이터 저장을 위한 캐패시터가 필요없다. Impact Ionization 또는 GIDL을 이용해 발생한 정공을 채널영역에 가둠으로 서 발생하는 포텐셜 변화를 이용한다. 이로서 드레인 전류가 변화하며, 이를 이용해 '0'과 '1'을 구분한다. 기존의 1T-DRAM은 단결정 실리콘을 이용하여 개발되었으나 좀더 광범위한 디바이스로의 적용을 위해서는 다결정 실리콘 박막의 형태로 제작이 필수적이다. 단결정 실리콘을 이용할 경우 3차원 집적이나 기판재료선택에 제한적이지만 다결정 실리콘을 이용할 경우, 기판결정이 자유로우며 실리콘 박막이나 매몰 산화층의 형성 및 두께 조절이 용이하다. 때문에 3차원 적층에 유리하여 다결정 실리콘 박막 형태의 1T-DRAM 제작이 요구되고 있다. 따라서 이번연구에서는 엑시머 레이저 어닐링 및 고상결정화 방법을 이용하여 결정화 시킨 다결정 실리콘을 이용하여 1T-DRAM을 제작하였으며 메모리 특성을 확인하였다. 기판은 상부실리콘 100 nm, buried oxide 200 nm로 구성된 SOI구조의 기판을 사용하였다. 엑시머 레이저 어닐링의 경우 400 mJ/cm2의 에너지를 가지는 KrF 248 nm 엑시머 레이저 이용하여 결정화시켰으며, 고상결정화 방법은 $400^{\circ}C$ 질소 분위기에서 24시간 열처리하여 결정화 시켰다. 두가지 결정화 방법을 사용하여 제작되어진 박막트랜지스터 1T-DRAM 모두 kink 현상을 확인할 수 있었으며 메모리 특성 역시 확인할 수 있었다.

  • PDF

전통시장 활성화 방법에 관한 실제적 연구 (Practical Study on Methods to Revitalize Traditional Market)

  • 윤성원
    • 서비스연구
    • /
    • 제14권2호
    • /
    • pp.69-81
    • /
    • 2024
  • 본 연구의 목적은 상권 활성화 사업에 대한 깊이 있는 사업내용과 추진과정을 논하여 전통시장 활성화 사업에 대한 평가에 긍정적 영향을 미치기 위함이다. 연구방법은 전통시장 활성화 사업에 대한 실제적 방법을 사용한다. 먼저 활성화 방법을 장소의 활성화는 올덴버그의 '제3의 장소'와 카르 외 공저자의'공공공간의 다섯 가지 요구'의 개념을 살펴보고 비대면 거래 관련 이론을 고찰하였다. 선행연구를 조사한 후 본 연구의 차이점을 논하였다. 첫 번째 연구는 청주 글로벌시장 육성사업(성안길 상점가‧육거리종합시장)의 상권 활성화 사업으로 오픈스페이스 활성화, 재현을 통한 활성화, 축제를 통한 활성화를 논하였다. 오픈스페이스 활성화는 중앙공원 리모델링과 용두사지철당간(국보 제41호) 야간경관 사업으로, 전자는 충청북도 문화재위원회의 문화재 현상변경을, 후자는 문화재청의 문화재 현상변경을 득하여 추진된 과정을 설명하였다. 재현을 통한 활성화 사업은 청주의 정체성이지만, 육거리종합시장에 매몰되어 있는 '남석교'의 추정 위치에 상징적인 조형물을 설치한 사업으로 차선책을 선택한 사유를 설명하였다. 축제를 통한 활성화는 코리아세일페스타로 전통시장과 상점가의 매출 증대와 오픈스페이스의 유동인구로 활기가 넘친 사업이다. 두 번째 연구는 문화관광형 육성사업(한민시장)으로 지역 브랜드와 SNS 콘텐츠 개발을 통한 활성화를 논하였다. 전자는 '한민 7품'이라는 브랜드의 홍보마케팅에 관한 내용이고, 후자는 한민시장 홈페이지, 인스타그램, 유튜브 채널에 올린 한민 사피엔스, 레시피송, Shorts 등이다. 결론에서는 6개 프로젝트와 상권 활성화 방법의 관계를 논하면서 디자인 기획에서 지역 특성 반영의 중요성을 언급하면서 정책제언을 하였다. 본 연구가 전통시장 활성화 사업이 관련된 이해관계자가 제도적 한계 속에서 긍정적 결과물을 만들기 위해 매우 많이 노력하고 있다는 긍정적 평가에 활용되길 기대한다.