• 한국정보처리학회논문지
• /
• 제7권2호
• /
• pp.520-528
• /
• 2000

마이크로 프로세서의 동작 속도가 빨라지면서 메모리의 데이터 전송 폭이 시스템 성능을 제한하는 중요 인자로 대두되면서 코드 밀도가 높은 컴퓨터 구조에 대한 연구의 필요성이 증대되고 있다. 본 논문에서는 코드 밀도가 높은 32비트 마이크로 프로세서 구조로 16비트와 32비트 2종류 길이의 명령어를 가지는 가칭 2가지 길이 명령어 세트 컴퓨터(Bi-length Instruction Set Computer : BISC)를 제안한다. 32비트 BISC는 16개의 범용 레지스타를 가지며, 오프셋과 상수 오퍼랜드의 길이에 따라서 2종류의 명령어를 가진다. 제안한 32비트 BISC는 FPGA로 구현하여 1.8432MHz에서 모든 기능이 정상적으로 동작하는 것을 확인하였고, 크로스 어셈블러와 크로스 C/C++ 컴파일러 및 명령어 시뮬레이터를 설계하고 동작을 검증하였다. BISC의 코드 밀도는 기존 RISC의 130~220%, 기존 CISC의 130~140%로 높은 장점을 가진다. 따라서 데이터 전송 폭을 적게 요구하므로 차세대 컴퓨터 구조로 적합하고, 프로그램 메모리 크기가 작아지므로 실장 제어용 마이크로 프로세서에 적합하기 때문에 폭 넓은 활용이 기대된다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2013년도 추계학술대회
• /
• pp.719-721
• /
• 2013

지문인식센서로부터 획득한 이미지를 처리하기 위한 알고리즘에서 세선화 단계가 차지하는 비율이 전체 마이크로프로세서 동작 사이클의 39%에 이른다. 세선화 단계는 가보필터와 달리 초월함수 등 복잡한 함수를 사용하는 동작이 아니므로 하드웨어로 구현하는 것이 전체 시스템의 소형화와 저전력에 도움이 된다. 본 논문에서는 반복작인 단순동작을 수행하는 세선화를 위한 $64{\times}64$ 픽셀이미지 처리기를 RTL 수준에서 설계하고 FPGA 환경에서 논리합성을 통하여 그 동작을 검증하고자 한다. 이를 통하여 향후 저성능 마이크로콘트롤러와 세선화 프로세서 내장형 지문인식 SoC 의 가능성을 보여준다.

• 한국정보통신학회논문지
• /
• 제10권6호
• /
• pp.1045-1054
• /
• 2006

본 논문에서는 MIL-STD-1553 data bus 네트워크의 다중화를 위한 버스 인터페이스 모듈의 설계에 관하여 기술하였다. 일반적으로 MIL-STD-1553 네트워크는 단일 레벨의 버스 토플로지를 사용하지만 응용 시스템의 구조에 따라 데이터 버스의 다중화가 요구된다. 버스의 다중화를 위해서는 마이크로 프로세서가 사용되며, 시스템의 하드웨어와 소프트웨어의 추가 기능이 요구된다. 설계된 인터페이스 모듈은 마이크로 프로세서의 사용 없이 통신용 트랜시버와 간단한 전자회로로 구성되어 있다. 하드웨어 테스트 및 소프트웨어 시뮬레이션 통하여 설계 제작된 모듈의 성능을 검증하였다.

• 한국컴퓨터정보학회논문지
• /
• 제17권9호
• /
• pp.103-112
• /
• 2012

최근 인터넷에 접근할 수 있는 기반시설이 풍부하게 제공 되면서 전기전자 제품들을 인터넷에 연결하여 원격으로 감시하고 제어하려는 욕구가 증대 되고 있다. 그러나 기존의 제품들은 대부분 네트워크 인터페이스 미비로 인터넷 접속이 불가능하여 불편함이 많았다. 따라서 본 논문에서는 하드웨어 TCP/IP 프로세서를 사용하여 인터넷을 통하여 전원을 원격으로 제어할 수 있는 실시간 스케줄링 가능한 인터넷 전원콘센트를 설계하고 구현하였다. 구현된 제품은 하드웨어 TCP/IP 프로세서와 8비트의 소형 마이크로프로세서를 사용하여 구현이 가능하기 때문에 제작비용이 저렴하다. 또한, 환경설정 기능을 갖는 전용 제어프로그램과 웹페이지를 외부 플래시 메모리에 저장이 가능한 임베디드 웹서버, 안드로이드 스마트폰 애플리케이션, OpenCV 컴퓨터비전 라이브러리를 이용한 모션인식 제어환경 등 다양한 사용자 인터페이스를 구현하여 유무선 인터넷 환경에서 폭넓게 활용할 수 있다.

• 한국컴퓨터산업학회논문지
• /
• 제9권4호
• /
• pp.157-170
• /
• 2008

본 연구에서는 메사츄세츄공과대학 마이크로전자 연구소에서 개발된 프로세서 PARWAN(PAR-1)으로 불리우는 줄여진 프로세서(a reduced processor)를 VHDL을 이용하여 Behavioral Leve에서 기술하고 Dataflow Level에서 상호 연결하여 기술하였고, VHDL로 설계된 CPU의 동작을 확인하고 시뮬레이션하기 위하여 Test-bench 방식을 이용하였다. <중략> 제시된 방식은 설계의 정보교환이 용이하고 동작의 표현이 정확하고 간결하였으며, 설계의 문서화가 용이하며, 구성된 프로세서의 동작을 확인하기가 용이하였다. VHDL의 Behavioral 기술은 설계자에게 설계된 시스템을 확인할 때 많은 도움을 주었으며 Dataflow 기술은 설계의 버스연결과 레지스터 구조를 확인할 때 유용하게 사용할 수 있었다.

• 한국정보처리학회논문지
• /
• 제7권1호
• /
• pp.235-244
• /
• 2000

본 연구에서 PLL을 이용한 고속 마이크로프로세서용 클럭발생회로를 설계하였다. 이 회로는 32MHz${\sim}$1GHz 클럭을 발생시키며 마이크로프로세서내에 내장될 수 있다. 동적 차동래치를 사용하여 고속 D Flip-Flop을 설게하였고 이에 의거한 새로운 형태의 위상주파수 검출기를 제시하였다. 이 검출기는 위상민감도오차가 매우 적으며 이를 사용한 PLL은 위상오차가 적은 우수한 위상특성을 지닌다. 또한 전압제어발진기 VCO의 선형적 제어를 위하여 전압-전류 변환기가 구동하는 전류제어 발진기로 구성된 새로운 구조의 VCO를 제시하였다. 이러한 PLL에서 제어전압 범위를 1V${\sim}$5V로 넓히고 발생클럭의 주파수를 32 MHz${\sim}$1 GHz로 증가시킬 수 있었다. 클럭발생회로는 $0.65\;{\mu}m$ CMOS 기술을 이용하여 설계하였다. 이 회로는 $1.1\;{\mu}s$의 lock-in 시간과 20mW 이하의 전력소비를 갖는다.

• 한국산학기술학회논문지
• /
• 제8권6호
• /
• pp.1388-1393
• /
• 2007

본 논문에서는 물리, 화학, 생물 등 실험 교과목에 대하여 학생들이 가정 및 여러 장소에서 원격 접근 기능을 가지는 마이크로프로세서 기반 실험 장치(Microprocessor Based Laboratory Systems, MBL)의 소프트웨어 및 하드웨어 플랫폼 구조 설계에 관하여 연구하였다. 본 시스템에서는 학교 실험실에서 수행되는 실험교과목에 대한 다양한 주변 환경 및 실험방법에 대하여 지원 가능하도록 원격접근기능을 TCP/IP 프로토콜로 구현한 NUTOS를 실시간 운영체제를 사용하였다. 본 논문에서 제안한 MBL-NUTOS(Microprocessor Based Laboratory-NUT/OS)는 실시간 인터넷 접속이 가능하며 서버 또는 클라이언트로 활용 가능하도록 설계되었으며 실험을 통하여 본 플랫폼의 유용성을 입증하였다. 본 MBL 하드웨어 플랫폼에서는 기존의 마이크로프로세서 기반 실험 장치가 가지고 있지 않은 네트워크 접근기능이 구현되었으며 또한 실시간으로 실험 상황을 인터넷으로 억세스 할 수 있는 장점을 가지고 있다. 더욱이, 저비용 고집적도를 가지게 설계되어 일선 학교에서 용이하게 사용 할 수 있도록 하였으며, 학교 실험실에서 수행되는 실험이 미래 유비쿼터스 교육환경에 적용 가능하도록 하여 첨단 과학에 대한 학생들의 인지를 넓히는 주요 매개체로서 그 교육 효과를 높이도록 하였다.

• 실천공학교육논문지
• /
• 제6권2호
• /
• pp.91-97
• /
• 2014

FPGA를 이용해서 다양한 멀티미디어 데이터 처리가 가능한 교육장비를 소개한다. 이 장비를 이용해서 영상인식 기반의 하드웨어 설계의 한 사례를 소개하고 그 설계를 기반으로 "FPGA를 이용한 디지털시스템 설계" 교과목의 교육 가능한 사례를 소개한다. 학생들에 의해서 새롭게 설계한 하드웨어를 본 FPGA를 이용해서 하드웨어 장비에 적용시키는 능력을 배양할 수 있고, 또한 개념 설계, 부분설계, 상세설계를 통해서 FPGA 기반 하드웨어의 창의적 종합설계 능력을 키울 수 있다. 그리고 오디오 코덱을 제어하는 부분은 FPGA내에 있는 소프트 마이크로프로세서인 NIOS II를 이용해서 한 칩에 디지털 하드웨어와 마이크로컨트롤러를 결합한 SOC 설계 능력을 키울 수 있다. 또한, 무선통신, Labivew와 FPGA 설계 능력을 결합하는 적용능력도 키울 수 있다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2008년도 춘계종합학술대회 A
• /
• pp.111-114
• /
• 2008

본 논문에서는 특징점 기반의 지문인식 알고리즘의 각 단계에 있어서 32-bit CPU 사이클 점유율을 분석하고 그 중 전체 80%를 차지하고 있는 가보필터링과 세선화 단계를 처리하기 위한 전용 하드웨어 구조를 제안한다. 특징점 기반의 지문인식 알고리즘을 개발하였으며 소스 코드를 분석하여 가보필터링과 세선화 단계의 처리를 마이크로프로세서가 처리하지 않고 바이패싱하기 위한 전용 하드웨어를 위한 선행연구를 ARM 에뮬레이터 환경에서 실시하였다.

• Journal of Advanced Marine Engineering and Technology
• /
• 제18권5호
• /
• pp.78-87
• /
• 1994

In this paper design and implementation of ship's distributed remote control system using dual-microprocessor is presented for real time process. The proposed system is implemented with the single chip microprocessors in tightly coupled mode and results in speed up of $s_p$=1.74. Under the assumption that the nodes are interconnected in multidrop, the overall system performance such as average throughout-delay characteristics and effective throughput are analyzed using M/G/1 queneing model, and results show that the proposed node can be used in medium sized distributed monitoring and control system.