• 한국게임학회 논문지
• /
• 제6권4호
• /
• pp.47-53
• /
• 2006

일반 소프트웨어 개발과 달리, 게임개발은 기획, 프로그래밍, 그리고 그래픽디자인과 같은 다양한 분야의 전문가들이 한 팀을 이루어 진행된다. 그래서 게임개발은 개발참여자들 사이에 정확하고 효율적인 의사소통이 매우 어려운 특징이 있다. 성공적인 게임개발을 위해서, 게임디자인문서의 설계내용들을 모든 개발참여자들이 정확하게 이해하고 있어야 한다. 특히 게임디자인 설계요소인 게임메카닉스는 게임플레이 로직이 집중되어 있기 때문에, 오류 없는 내용과 오류 없는 표현, 그리고 모든 개발참여자들의 정확한 이해가 요구된다. 그러나 게임개발의 규모가 커지면서, 게임메카닉스의 내용도 복잡하고 방대하여, 개발 참여자들이 모든 내용을 정확하게 이해하는 것이 어렵게 되었다. 또한 게임메카닉스의 변경관리를 위한 형상관리가 복잡해져 그 효율성이 떨어지게 된다. 이러한 문제를 해결하기 위해 본 논문에서는 UML표기법을 활용한 게임메카닉스 표현방법을 제안한다. 제안하는 방법은 게임메카닉스의 설계내용을 UML표기법을 사용하여 표현하기 때문에, 비주얼적 표현과 논리적 표현을 동시에 만족한다. 또한 UML 모델기반 형상관리가 가능하기 때문에 효율적인 게임메카닉스의 형상관리가 가능하다. 제안하는 표현방법의 효과성을 제시하기 위해, $\ulcorner$듀드를 잡아라$\lrcorner$ 게임디자인문서의 내용을 제안하는 방법으로 변환하여 표현해서 비주얼적 표현능력, 논리적 표현능력, 그리고 효율적인 형상관리 가능성을 보여주었다.

• 정보처리학회논문지C
• /
• 제19C권2호
• /
• pp.99-118
• /
• 2012

PMIPv6는 기존 프로토콜과는 다르게 MN이 이동성의 주체가 아니라, 네트워크 구성 요소들이 MN의 이동성을 보장해준다. MN이 해야 했던 일들을 네트워크를 구성하는 요소들이 대신 수행해줌으로써 MN은 소형화 및 경량화가 가능하다. 그중에서PMIPv6(Proxy Mobile IPv6)[1]프로토콜에서 인증, 권한 검증, 과금을 지원하는 AAA 프로토콜을사용하여 이동성과 MN장치의 보안성을 제공하는 방법이 제안되었다. 이 방법은 MN장치의 보안성을 제공하고 패킷손실을 줄일 수 있는 좋은 이점에도 불구하고, 보호되지 않는 시그널링 메시지에 대한 보안 위협이 있으며, 도메인간의 전역 이동성은 지원하지 않는다. 본 논문에서는 You-Lee-Sakurai-Hori의 ESS-FH 기법과 Kang-Park[3] 기법을 분석하여 PMIPv6 환경에 적용하여 AAA 프로토콜을 통해 각 객체간의 상호인증과 비밀키 설정 및 관리를 통해 안전한 핸드오버를 수행할 수 있음을 설명하고, 서비스 거부 공격 및 리다이렉트 공격으로부터 안전함을 설명하고, 논리적인 BAN로직 도구를 이용하여 및 이동성 모델링을 통해 검증하였다. 또한 PMIPv6 환경하에서 도메인간의 고속 핸드오버 기법을 제안하다.

• 한국터널지하공간학회 논문집
• /
• 제19권2호
• /
• pp.213-229
• /
• 2017

최근 도심지 터널은 진출입 Ramp를 포함한 다양한 형태의 네트워크형 터널이 건설되고 있다. 더불어 터널환기 해석을 위한 다양한 네트워크 이론 기반의 1D 프로그램들이 개발되고 있다. 본 연구에서는 비 hardy-cross 법에 기초한 네트워크형 터널에 대한 풍량 및 농도해석이 가능한 프로그램을 개발하였다. 터널 구간내 풍량해석은 Gradient 법에 기초하고 있으며, 농도해석을 위하여 복잡한 네트워크 구조에서 유입과 유출농도를 자동계산 할 수 있는 로직을 개발하였고, 저속풍량구간에서는 수치해석적 오차를 축소시키기 위한 적정 그리드 간격을 제시하였다. 또한, 프로그램의 적정성을 검증하기 위해, 일자형 터널을 대상으로 고전적인 Sokic의 풍속 선도법 및 TVSDM 프로그램과의 풍속비교검증을 수행하였으며 오차율은 1% 이하였다. 또한 최근 건설되는 도심지 터널에 적용중인 최신 환기방식에 대한 네트워크 환기해석을 수행하였다.

• Journal of Advanced Marine Engineering and Technology
• /
• 제39권4호
• /
• pp.412-417
• /
• 2015

IMO MEPC에서는 해양환경 보호를 위해서 선박으로부터 배출되는 배기가스 규제를 날로 점점 강화하고 있다. 특히, 2016년부터 건조되어 국제항해를 하는 모든 신조 선박에 대한 질소산화물(NOx) 배출량은 Tier-III 규제를 만족하게 되어 있다. 본 연구에서는 선박용으로 개발된 NOx 저감용 SCR(선택적 환원 촉매) 시스템을 기존 선박의 디젤발전기에 설치하여 NOx 저감성능을 파악하고자 하였다. 본 연구를 위하여 목포해양대학교 실습선 새누리호 디젤발전기의 배기 파이프라인을 개조 공사하여 요소 SCR 시스템을 설치하였으며, 요소 용액(40%) 분사 방법은 수동 모드와 PLC를 통한 자동 모드로 나누어 두 가지 방법으로 실험을 하였다. 수동 모드 방법을 통하여 암모니아 슬립 발생구간을 찾을 수 있었으며, 엔진부하별(25, 35 및 50%)로 최적의 요소 분사량을 조절할 수 있었다. 부하를 Down-Up(25%에서 50%로 올리면서) 시보다도 Up-Down(50%에서 25%로 내리면서) 시에 NOx 저감성능이 더 좋음을 알 수 있었으며, 본 바나듐계 촉매가 사용된 SCR 시스템을 기존 선박의 디젤발전기에 설치하여 질소산화물이 80% 이상 절감됨을 확인할 수 있었다.

• 전자공학회논문지SC
• /
• 제41권6호
• /
• pp.67-74
• /
• 2004

기존의 아날로그 제어방식과는 달리 디지털 제어 방식은 기본적으로 마이크로프로세서를 포함하고 있기 때문에 아날로그 제어방식에서는 할 수 없었던 DC-DC 컨버터 내부 파라미터에 대한 모니터링이 가능하며, 아날로그 제어방식에서는 처음의 사양에 의해 고정된 출력전압을 얻었지만 디지털 제어 방식에서는 PC와 DC-DC 컨버터의 통신을 통하여 사용자가 원하는 임의의 전압을 얻어낼 수 있고 원격제어가 가능하다. 또한 PC와의 통신을 통해 원거리에 있는 DC-DC 컨버터에 정확한 전압이 출력되고 있는지 또는 비정상적인 전압이 출력되고 있는지를 감시, 진단할 수 있다는 장점을 가지고 있다. 본 논문에서는 이와 같은 디지털 제어기의 장점과 함께 디지털 제어기의 저가격화에 대한 실용성을 제시하고자 하였다. 이러한 기능들을 구현하기 위해 AD 컨버터와 PWM 로직이 내장되어 있는 저가의 정수형 On-chip 마이크로 콘트롤러인 Renesas사의 H8/3672를 사용하였다. 디지털 제어기는 Flyback 컨버터에 적용되었으며, DC 20∼30V 입력으로부터 기본 DC 5V 출력전압을 갖도록 설계되었고, 또한 에뮬레이터를 이용하여 PC상에서 원격으로 DC 0V에서 DC 5V이상까지의 다양한 출력 전압을 만들 수 있다. PWM의 듀티(Duty) 제어를 위한 제어기로써는 PID제어기 중에서 PD제어기를 사용하였다. 본 논문에서 설계된 디지털 제어방식 컨버터의 실용성을 검토하기 위해 과도상태의 특성과 정상 상태의 특성을 분석하여 정수형의 저가형 마이크로 콘트롤러를 이용한 Flyback 컨버터의 실용성을 검토하였다.

• 대한전자공학회논문지SD
• /
• 제47권2호
• /
• pp.106-114
• /
• 2010

본 논문은 기가 스케일 System on Chip(SoC)를 위한 통합 설계 및 검증 플랫폼을 제안한다. VLSI 집적도의 발달로 그 복잡도가 증가하여 기존의 RTL 설계 방식으로는 그 생산성 차이(Production Gap)를 극복할 수 없게 되었다. 또한, 검증 차이(Verification Gap)의 증가로 검증 방법론에도 커다란 변혁이 필요하게 되었다. 본 플랫폼은 기존의 상위 수준 합성을 포함하며, 그 결과물을 이용하여 저 전력 설계의 전원 인식 검증 플랫폼과 검증 자동화를 개발하였다. 상위 수준 합성 시 사용되는 Control and Data Row Graph (CDFG)와 고 입력인 상위 수준 언어와 RTL를 기반으로 한 검증 플랫폼 자동화와 전원 인식 검증 방법론을 개발하였다. 검증 플랫폼에는 자동 검사 기능을 포함하고 있으며 Coverage Driven Verification을 채택하고 있다. 특히 전원 인식 검증을 위하여 개발된 조건 랜덤 벡터 생성 알고리듬을 사용하여 랜덤 벡터의 개수를 최소 5.75배 감소시키는 효과를 가져왔고, 전원과 전원 셀에 대한 모델링 기법을 이용하여 일반적인 로직 시뮬레이터 툴을 통해서도 전원 인식 검증을 가능하게 하였다. 이러한 통합된 설계 및 검증 플랫폼은 시스템 수준의 설계에서 검증, 합성에 이르는 전 설계 흐름을 완전 자동화 하여 상위 수준의 설계와 검증을 가능하게 하고 있다.

• 전자공학회논문지
• /
• 제51권11호
• /
• pp.187-192
• /
• 2014

카메라와 같이 연속적인 영상을 제공하는 환경에서 특징 점들을 추출하기 위해 다양한 알고리즘들이 연구되고 있다. 특히, FAST (Feature from Accelerated Segment Test) 알고리즘은 연산 구조가 간단하고 실시간 특징 점 추출이 용이하여 FPGA 기반 하드웨어 가속기로 구현되어 사용되고 있다. 사용된 FAST 하드웨어 가속기는 특징 점을 추출하기 위해 임계값을 필요로 한다. 임계값은 영상에서 추출되는 특징 점의 기준이 되는 값으로, 값의 크기에 따라 추출되는 특징 점의 개수가 정해질 뿐만 아니라 전체 수행시간에도 영향을 주기 때문에, 일정한 수행시간 동안에 많은 특징 점들을 추출하기 위해서는 적절한 임계값 제어 방법이 요구된다. 본 논문에서는 임계값 제어를 위해 PI 제어기를 제안한다. 제안한 PI 제어기는 시험 영상들을 통해 기능 및 성능을 검증하였고, Xilinx Vertex IV FPGA 기반의 로직으로 구현 비용을 계산하였다. 제안한 PI 제어기는 47개의 Flip Flops, 146개의 LUTs, 그리고 91개의 Slices을 사용해, FAST 하드웨어 가속기 2.1%의 Flip Flop, 4.4%의 LUTs, 그리고 4.6%의 Slice에 해당하는 적은 비용으로 구현되었다.

• 지능정보연구
• /
• 제10권3호
• /
• pp.39-57
• /
• 2004

우유생산 농가에서는 그들 젖소의 우유를 저장하는 탱크 (bulk tank milk: BTM)로부터 채취된 샘플로부터 분석된 우유에 대한 품질관련 항목들, 즉 체세포 수 (somatic cell count: SCC), 표준 plate count (standard plate count: SPC), 사전 incubation count (preliminary incubation count: PIC) 등에 관한 정보를 정기적으로 제공 받는다. 이러한 정보는 일정기간 쌓이게 되면 우유의 품질을 유지하고 목장을 관리할 수 있는 중요한 지식 베이스가 될 수 있다. 그러나 우유 품질이나 목장의 관리상태를 평가하는 기준은 모호하고 퍼지한 용어로 많이 표현되고 있다. 즉 우유 품질을 최상급, 상급, 중간, 불량으로 표시하거나 목장의 관리상태를 아주 양호, 양호, 미흡 등으로 표시한다. 이러한 서술방식은 퍼지이론에서의 모호한 상태를 표현하는 기준과 많이 부합되고 있다. 본 연구의 목적은 BTM으로부터 추출한 샘플로부터 미생물학적 분석을 통해서 나온 결과를 이용해서 BTM의 품질과 목장의 관리상태에 대하여 추론하는 것을 목표로 하고 있다. 따라서 퍼지추론엔진에 기초하여 퍼지로직 기반의 추론방법을 개발하고 실제 데이터를 이용해서 평가하였다. 입력 데이터로는 Bulk Tank SCC, SPC, PIC, laboratory pasteurization count (LPC), non agalactiae Streptococci, Streptococci like organisms, Staphylococcus aureus등이다. 이러한 입력자료에 근거하여 BTM의 품질상태를 아주 양호, 양호, cooling문제, 청결문제, 환경적 mastitis, 환경적/청결 복합문제로 분류하고, 낙농가로부터 채취한 실제 데이터를 이용하여 추론하였다. 본 퍼지 추론 결과는 낙농생산자, 컨설턴트, 수의사 등 관련 종사자들에게 의사결정을 위한 참고자료로서 활용이 가능하다.

• 한국정보통신학회논문지
• /
• 제19권1호
• /
• pp.178-184
• /
• 2015

본 논문에서는 UHD(Ultra High Definition) 영상을 위한 고성능 HEVC(High Efficiency Video Coding) 디블록킹 필터 하드웨어 구조를 제안한다. 제안하는 하드웨어 구조는 필터링 수행시간 단축을 위해 두 개의 필터로 구성된 4단 파이프라인 구조를 가지며 경계강도 모듈을 병렬 구조로 설계하였다. 또한 저전력 하드웨어 구조를 위해 파이프라인의 단계를 클록 게이팅으로 설계하였고, 파이프라인 과정에서 단일 포트 SRAM에 접근할 때 발생하는 해저드 문제를 해결하기 위해 분할된 메모리 구조로 설계하였다. 전처리 단계에서 단일 포트 SRAM에 데이터를 저장할 때 발생하는 지연시간을 감소하기 위해 새로운 필터링 순서를 제안하였다. 본 논문에서 제안하는 디블록킹 필터 하드웨어 구조는 Verilog HDL로 설계 하였으며, TSMC 0.18um CMOS 표준 셀 라이브러리를 이용하여 합성한 결과 22k 개의 로직 게이트로 구현되었다. 또한, 동작 주파수는 150MHz에서 UHD급 8K 해상도인 $7680{\times}4320@60fps$ 처리가 가능하고 최대 동작 주파수는 285MHz이다. 제안하는 하드웨어 구조의 기본 처리단위 당 사이클 수를 비교 분석한 결과, 처리율이 기존 구조 대비 32% 향상된 결과를 얻었다.

• 한국정보통신학회논문지
• /
• 제12권3호
• /
• pp.517-526
• /
• 2008

본 논문에서는 자동차 계기판의 OLED 디스플레이 모듈용 One-chip DC-DC 변환기 회로를 제안하였다. 전하 펌핑 방식의 OLED 패널 구동전압 회로는 PWM(Pulse Width Modulation) 방식을 사용한 DC-DC 변환기 회로에 비해 소형화, 저가격 및 낮은 EMI 특성을 갖는다. 그리고 Bulk-potential 바이어싱 회로를 사용하므로 전하 펌핑 시 기생하는 PNP BJT에 의한 전하 손실을 방지하도록 하였고, 밴드갭 기준전압 발생기의 Start-up 회로에서 전류소모를 기존 BGR 회로에 비해 42% 줄였고 VDD의 링 발진기 회로에 로직전원인 VLP를 사용하여 링 발진기기 레이아웃 면적을 줄였다. 또한 OLED 구동전압인 VDD의 구동 전류는 OLED 패널에서 요구하는 40mA 이상이다. $0.25{\mu}m$ High-voltage 공정을 이용하여 테스트 칩을 제작 중에 있으며, 레이아웃 면적은$477{\mu}m{\times}653{\mu}m$이다.