• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2003년도 학술회의 논문집 정보 및 제어부문 B
• /
• pp.758-761
• /
• 2003

금석문의 영상데이터를 디지털 형태로 검출하고, 영상신호처리 알고리즘을 사용하여 신호의 특성을 분석하고 그 결과를 제시하였다. 대상체는 비석에 음각된 문자로 하였다. 대전 주변의 백제권에서 몇몇 유형의 음각 문자를 형태별로 분류하여 디지털 이미지화한 다음, 문자가 각인된 정보영역과 바탕영역의 신호패턴을 추출하였다. 먼저 칼라 이미지를 grey tone으로 변환한 후, 전처리 과정을 거쳐 이미지의 노이즈나 불명확성을 제거하고 히스토그램 전 영역에 걸쳐 스케일 확장시켰다. 문자가 각인된 정보영역과 바탕영역을 구분하여 무작위로 소이미지 샘플을 취득하고 각 소이미지의 신호패턴을 분석하였다. 그 결과를 중첩의 원리를 이용하여 합성한 후 영역별 신호분석 패턴을 정형화하였다. 유형별로 다소 차이를 보이나 두 영역의 이미지 분석 결과는 차별성을 보였다. 문자 영역은 grey level 범위가 좁고 한정되며 일관성을 보이는데 비해, 바탕영역은 범위가 넓고 광범위하였다. 두 영역의 교차 레벨 범위는 극히 제한적이었으며 패턴 분리에 큰 영향을 끼치지 못하였음이 밝혀졌다. 이 일련의 과정은 알고리즘화되어, 1-2분 정도의 사전 작업만 하면 프로그램에 의해 문자를 추출할 수 있다. 이러한 사실들은 종래 무리한 탁본 작업에만 전적으로 의존하던 금석학 분야의 디지털화를 가능케 할 수 있다.

• 한국인터넷방송통신학회논문지
• /
• 제18권3호
• /
• pp.177-183
• /
• 2018

현재, 영상처리, 음성처리, 필터링, 등화 등의 분야에 디지털 신호처리 시스템이 광범위하게 쓰이고 있다. 더불어, 디지털 신호처리 시스템을 구성하는 디지털 신호처리 프로세서의 성능에 지대한 영향을 미치는 DRAM에 대한 연구가 산업계와 학계에서 활발하게 진행되고 있다. 따라서, 모의실험을 통하여 디지털 신호처리 프로세서의 성능에 대한 신뢰할만한 결과를 얻기 위하여, 보다 정확한 DRAM 모델을 갖추는 것이 중요하다. 본 논문에서는 싸이클 단위로 정확하게 동작하는 DRAM 시뮬레이터와 연동할 수 있는 디지털 신호처리 프로세서 모의실험기를 개발했다. 그리고 UTDSP 디지털 신호처리 벤치마크를 개발한 모의실험기에 대한 입력으로 하여, DRAM이 디지털 신호처리 프로세서의 성능에 끼치는 영향을 분석하였다.

• 한국인터넷방송통신학회논문지
• /
• 제13권4호
• /
• pp.171-177
• /
• 2013

최근에 이르러, 고속의 3차원 그래픽 렌더링, 비디오 화일 포맷의 변환, 압축, 암호화 및 암호해독 처리를 위한 디지털 신호처리 시스템의 성능이 고도화가 요구된다. 현재 범용 컴퓨터 시스템을 구축할 때 성능을 높이기 위하여 멀티코어 프로세서가 널리 이용되고 있으므로, 디지털 신호처리 프로세서 역시 멀티코어 프로세서 구조를 채택하여 디지털 신호처리 시스템에서 높은 성능을 얻을 수가 있다. 본 논문에서는 코어의 유형 및 개수가 멀티코어 디지털 신호처리 프로세서의 성능에 미치는 영향을 분석하기 위하여, 2 개에서 16 개로 구성되는 멀티코어 디지털 신호처리 프로세서에 대하여, UTDSP 벤치마크를 입력으로 하는 모의실험을 수행하였다. 이 때, 멀티코어 디지털 신호처리 프로세서를 구성하는 단위 코어로서, 단순한 RISC형부터 다양한 명령어 윈도우의 크기를 갖는 순차 및 비순차 실행 수퍼스칼라 코어에 걸쳐 광범위한 모의실험을 수행하여 그 성능을 분석하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 제13회 신호처리 합동 학술대회 논문집
• /
• pp.947-950
• /
• 2000

디지털 데이터 처리 및 전송과 함께 방대한 양의 디지털 데이터에 대한 저장 시스템의 용량 증가를 위한 신호처리 기법에 대해 관심이 날로 증가하고 있는 가운데, 다양한 기록 시스템에 대하여 고안된 여러 가지 채널 코딩 및 신호 검출 알고리즘을 분석, 검증하기 위한 시뮬레이터를 하드웨어적으로 구현하였다. 본 시뮬레이터는 광 기록 저장 채널에 대한 신호처리 시뮬레이션프로그램을 토대로 디지털 신호처리 프로세서(DSP)를 이용하여 RLL 변조 코드에 대한 인코더/디코더 및 채널을 통과한 데이터에 대해 심볼간 간섭을 제거하기 위한 등화기와 등화된 채널 출력 신호로부터 전송된 데이터를 결정하기 위한 여러 가지 신호 검출기를 설계하여 채널을 통과하기 전의 원본 데이터와 통과후의 출력 값에 대한 에러율을 분석, 검증하였다.

• 스마트미디어저널
• /
• 제3권4호
• /
• pp.35-40
• /
• 2014

바이오센서와 디지털 섬유의 개발로 생체신호를 측정할 수 있는 디지털 의류는 개인의 건강, 독거노인 관리와 스포츠 활동 등 여러 분야에서 사용할 수 있다. 본 논문은 디지털 의류를 착용하여 24시간 측정된 생체신호와 GPS 정보 기반의 사용자의 스트레스 상태, 맥박, 위치, 운동량을 분석하기 위한 데이터베이스 구조와 표준 HL7 메타모델기반의 XML 문서로 저장하는 저장소를 설계한다. 저장된 정보를 분석하여 사용자의 시간에 따른 스트레스 상태 및 운동량 등을 확인 할 수 있다. 또한, 실시간으로 사용자의 맥박, 위치, 운동 강도, 응급상황을 파악할 수 시스템이다. 본 논문은 생체신호를 수집하여 분석하는 시스템구현에 대하여 기술한다.

• 한국항공우주학회지
• /
• 제43권7호
• /
• pp.641-647
• /
• 2015

본 논문에서 디지털 위성통신중계기시스템에 적합한 다중채널 신호처리 알고리즘을 분석하였다. 위성통신중계기에 적합한 다중채널 신호처리 알고리즘을 찾는데 있어 본 논문에서는 완전복원 성능, 간섭제거시 성능, 알고리즘 별 리소스 사용량 그리고 전력소모예상량 비교 수행하였다. 이 네가지 분석기준에 따른 각 알고리즘별로 분석하여 디지털 위성통신중계기시스템에 적합한 다중채널 신호처리 알고리즘을 선정하고 제안한다.

• 한국항공우주학회지
• /
• 제49권11호
• /
• pp.933-940
• /
• 2021

위성탑재 영상레이다 시스템은 마이크로파를 방사하여 지상에서 되튕겨온 신호를 수신한다. 수신된 신호는 영상레이다 수신경로의 마지막에 위치한 디지털 수신기에서 디지털 신호로 변환된다. 변환된 디지털 신호는 필터링, 압축 및 포맷팅 과정을 거친다. 디지털 수신기의 신호처리 과정은 두 차례의 양자화로 수행된다. 첫 번째는 아날로그 신호를 디지털 신호로 변환하는 과정이고, 다른 하나는 BAQ를 이용한 압축과정이다. 양자화는 높은 비트에서 낮은 비트로 변환하는 과정으로 양자화 오차가 발생한다. 본 논문에서는 SNR 저하의 관점에서 디지털 수신기에서 수행되는 양자화의 영향성을 분석하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2017년도 추계학술대회
• /
• pp.520-521
• /
• 2017

일반적인 카운터 타입의 시간-디지털 변환기에서 시간간격 신호와 클록신호의 비동기로 인하여 디지털 변환에러가 발생한다. 클록의 주기를 $T_{CLOCK}$라고 하면, 시간간격 신호의 시작신호와 클록의 비동기로 인하여 최대 $T_{CLOCK}$의 변환에러가 발생한다. 그리고 시간간격 신호의 멈춤신호와 클록의 비동기로 인하여 최대 $-T_{CLOCK}$의 변환에러가 발생한다. 그러나 시작신호와 클록을 동기화하고 클록을 시간간격 신호동안 발생시킬 경우 디지털 변환에러의 범위는 0에서 $(1/2)T_{CLOCK}$이다.

• 전기전자학회논문지
• /
• 제15권3호
• /
• pp.205-210
• /
• 2011

본 논문에서는 주변의 간섭 잡음의 변화가 큰 RFID 환경에서 입력 신호를 구형파로 복원할 때 히스테리시스의 문턱전압을 디지털적으로 제어하여 신호 수신 신뢰도를 높이기 위한 비교기 회로를 0.35-${\mu}m$ 선폭 CMOS IC 로 제안 하고 분석, 설계 후 모의 실험을 통하여 전기적 특성을 측정, 비교, 분석하였다. 4개의 디지털 비트를 조절하여 제안된 비교기 회로의 문턱전압을 12mV에서 246mV까지 234mV 만큼 제어가 가능함을 모의실험에서 입증하였으며, 그 결과는 회로를 분석적으로 계산한 값과 매우 적은 오차로 일치하였다. 공급전원은 3.3V를 사용하였다. 또한 다양한 입력신호 및 간섭신호의 환경에서 본 논문에서 제시한 가변회로가 잡음에 덜 민감함을 입증하기 위하여 디지털 제어 비트의 조절로 100kHz의 입력신호에 대한 10MHz의 잡음신호의 영향 및 10kHz의 입력신호에 대한 1MHz의 잡음신호의 영향에서 글리치(Glitch) 오류 제거효과가 큼을 예시하였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2018년도 춘계학술발표대회
• /
• pp.484-485
• /
• 2018

DAC 는 디지털-아날로그 변환 회로는 디지털 전기 신호를 아날로그 전기 신호로 변환하는 전자 회로이다. 특히 최근 음성 신호는 그 효율성 및 경제성 때문에 디지털 데이터 형태로 저장/전송되고 있어 DAC 는 음성 관련 사업에서 필수적으로 쓰이고 있다. 본 논문은 음성 신호의 디지털-아날로그 변환 시 DAC 의 성능에 대한 분석 및 시험 결과를 소개한다.