• 제목/요약/키워드: 듀얼 모드

검색결과 61건 처리시간 0.03초

듀얼 영 벡터 모드를 갖는 2상 RCD-PWM기법에 의한 유도 모터의 스위칭 소음저감 (Switching Noise Reduction of Induction Motor by a Two-Phase RCD-PWM Technique with Dual Zero Vector Modes)

  • 오승열;위석오;정영국;임영철
    • 전력전자학회논문지
    • /
    • 제9권6호
    • /
    • pp.525-535
    • /
    • 2004
  • 본 연구에서는 높은 변조지수 M 영역에서는 소음 및 고조파 스펙트럼의 광대역화 효과가 저하되는 2상 RCD-PWM(Random Centered Distribution PWM)기법의 문제점을 개선하고자, 듀얼 영 벡터 모드를 갖는 2상 RCD(Dual Zero Vector Modes RCD : DZRCD)기법을 제안하였다. 제안된 2상 DZRCD기법은 변조지수 M=0.8을 기준으로 하여 M이 0.8보다 큰 영역에서는 영 벡터로 $V_0$(111)를 선택하고, 0.8보다 작은 영역에서는 $V_0$(000)를 선택한다. 제안된 방법을 16비트 마이크로 콘트롤러인 C-167기반의 유도 모터 구동 시스템에 적용해 본 결과, M이 0.8이상인 영역에서 모터의 전압 / 전류 및 스위칭 소음 스펙트럼의 광대역화 특성이 종전의 방법과 비하여 우수함을 확인할 수 있었다.

PFM/PWM 듀얼 모드 피드백 기반 LED BLU 구동용 LLC 공진 변환 제어 IC 설계 (A Design of PFM/PWM Dual Mode Feedback Based LLC Resonant Converter Controller IC for LED BLU)

  • 유창재;김홍진;박영준;이강윤
    • 전기전자학회논문지
    • /
    • 제17권3호
    • /
    • pp.267-274
    • /
    • 2013
  • 본 논문은 Pulse Frequency Modulation(PFM)/Pulse Width Modulation(PWM) 듀얼 모드 피드백 기반 LED 백라이트 유닛 구동용 LLC 공진 변환 제어 IC 설계에 대한 내용을 제시한다. 공진형 변환기에서 하나의 변압기를 사용하면서, 두 가지 출력 전압을 생성할 수 있는 구조를 제안하였으며, Master 출력은 PFM 방식으로 Slave 출력은 PWM 방식으로 제어하도록 설계 하였다. 2차 측 Master 출력을 제어하기 위해서 파워 스위치 제어 신호의 주파수를 조절하는 PFM 피드백과 2차 측 Slave 출력을 제어하기 위해서 파워 스위치 제어 신호의 펄스 폭을 조절하는 PWM 피드백 회로를 설계하였다. 설계된 IC는 $0.35{\mu}m$ 2 Poly 3 Metal BCD(Bipolar-CMOS-DMOS) 공정을 이용하여 레이아웃 되었으며, 면적은 $2.3mm{\times}2.2mm$ 이다. 또한, 설계한 칩은 5 V 공급 전압으로부터 26 mA의 전류를 소모하였다.

저전압 저전력 듀얼 모드 CMOS 전류원 (Dual-mode CMOS Current Reference for Low-Voltage Low-Power)

  • 이근호
    • 한국정보통신학회논문지
    • /
    • 제14권4호
    • /
    • pp.917-922
    • /
    • 2010
  • 본 논문에서는 혼성모드 집적회로에서 이용 가능한 저전력 듀얼모드 CMOS 전류원 회로를 제안한다. MOS 소자의 전자이동도가 온도변화에 반비례하는 음의 온도계수 생성회로와 비례하는 양의 온도계수 생성회로의 합을 통해 변화하는 외부 온도에 독립적인 특성을 갖는 방식을 이용하였다. 특히, 두 개 이상의 출력을 얻어낼 수 있는 듀얼 출력단을 통해 정전류원을 얻을 수 있었다. 전류 분배를 통해 얻을 수 있는 듀얼모드 출력 전류값을 통해 차동 입출력 구조의 소자 및 필터 설계 등 아날로그 회로 영역에서 응용가능하며, 더불어 다양한 서브 블록 시스템 동작에 활용할 수 있는 유용한 특성을 지니고 있다. 저전압 저전력 특성을 보유하고 있는 제안된 전류원 회로는 2V 공급 전압하에서 0.84mW의 전력 소모값을 나타내었으며, 최종 출력값은 각각 $0.38{\mu}A/^{\circ}C$$0.39{\mu}A/^{\circ}C$의 변화율을 보여주었다. 제안된 회로는 $0.18{\mu}m$ n-well CMOS 공정을 이용하여 hspice 시뮬레이션 하였다.

듀얼 스테이지 서보 시스템을 이용한 영상 추적장치의 안정화 제어 (Dual Stage Servo Controller for Image Tracking System)

  • 최영준;강민식;유건환;이승현
    • 한국정밀공학회:학술대회논문집
    • /
    • 한국정밀공학회 2006년도 춘계학술대회 논문집
    • /
    • pp.45-46
    • /
    • 2006
  • In this paper, a dual stage servo mechanism has been developed for image tracking system to improve transient control performances such as small rise time, small overshoot, small settling time, etc. A secondary stage, a platform, actuated by a pair of electro-magnets is mounted on a conventional elevation gimbal. In this mechanism, the gimbal provides large range but slow motion and the platform provides small range but fast positioning. A sliding mode control is applied to the platform positioning to attain robust performances and stability in the presence of the disturbance related to dynamic coupling of the gimbal and the platform. Results from experiments illustrate that the suggested dual stage mechanism controlled by the sliding mode control is effective in improving transient responses and attenuating the disturbance related with dynamic coupling.

  • PDF

Power IC용 고신뢰성 Differential Paired eFuse OTP 메모리 설계 (Design of High-Reliability Differential Paired eFuse OTP Memory for Power ICs)

  • 박영배;김려연;최인화;하판봉;김영희
    • 한국정보통신학회논문지
    • /
    • 제17권2호
    • /
    • pp.405-413
    • /
    • 2013
  • 본 논문에서는 program-verify-read 모드를 갖는 고신뢰성 24bit differential paired eFuse OTP 메모리를 설계하였다. 제안된 program-verify-read 모드에서는 프로그램된 eFuse 저항의 변동을 고려하여 가변 풀-업 부하(variable pull-up load)를 갖는 센싱 마진 테스트 기능을 수행하는 동시에 프로그램 데이터와 read 데이터를 비교하여 PFb(pass fail bar) 핀으로 비교 결과를 출력한다. 그리고 모의실험 결과 program-verify-read 모드에서 24-비트 differential paired eFuse OTP와 24-비트 듀얼 포트 eFuse OTP IP의 센싱 저항은 각각 $4k{\Omega}$$50k{\Omega}$으로 differential paired eFuse OTP의 센싱 저항이 작게 나왔다.

능·수동 듀얼(Dual) 모드 GPS 안테나를 위한 0.13㎛ CMOS 고주파 프론트-엔드(RF Front-end) (A 0.13 ㎛ CMOS Dual Mode RF Front-end for Active and Passive Antenna)

  • 정춘식;이승민;김영진
    • 한국항행학회논문지
    • /
    • 제13권1호
    • /
    • pp.48-53
    • /
    • 2009
  • 본 논문은 1P8M CMOS $0.13{\mu}m$ 공정을 이용하여 GPS응용에 적합한 프론트-엔드(front-end)를 구현하였다. 저잡음 증폭기(LNA)는 능동 안테나와 수동 안테나를 지원하기 위해 높은 전압이득과 낮은 잡음지수(Noise Figure)의 LNA1모드와 낮은 이득과 높은 입력 3차 교차점(IIP3: 3rd Input Intercept Point)의 LNA2모드로 동작한다. 두 LNA의 측정된 성능은 1.2 V의 공급전압에서 각각 3.2/2 mA의 전류를 이용하여 16.4/13.8 dB 이득과, 1.4/1.68 dB NF, 그리고 -8/-4.4 dBm의 IIP3값을 갖는다. 쿼드 하향주파수 혼합기(quadrature downconversion 혼합기)는 트랜스임피던스 증폭기(transimpedance amplifier)와 가변저항을 이용하여 27.5 dB에서 41 dB의 변환이득을 갖는다. 프론트-엔드는 LNA1모드 동작 시 6.6 mW의 전력을 소모하여 39.8 dB의 변환이득, 2.2 dB의 잡음지수와 -33.4 dBm의 IIP3의 성능을 갖는다.

  • PDF

듀얼 모드형 고신뢰 PLC 모뎀 칩 설계 및 구현 (Design and Implementation of the Dual-Mode Type Reliable PLC Modem Chip)

  • 이원태;최성수;윤성하;이영철
    • 전기학회논문지
    • /
    • 제57권3호
    • /
    • pp.488-493
    • /
    • 2008
  • This paper represents a dual-mode type transmission technique for a high reliable narrow-band power line communication(PLC) modem, and its design and implementation of a system-on-chip(SoC). The proposed transmission technique is based on a Chirp modulation for the purpose of overcoming time variations of power line channel environments in the narrow-bandwidth of the frequency range of 95-145.5 kHz. The designed modem is fabricated utilizing a mixed 0.18 ${\mu}m$ CMOS technology. Especially, according to the power line channel environments the data transmission rate can be selectively changed into 2.5 kbps and 480 bps. The total hardware complexity of the implemented chip is about 50,000 gates, the power consumption is about 26mW, and the operating frequency is up to 5.12 MHz.

휴대단말 장착용 듀얼모드 무선 센서 플랫폼 (Dual-mode wireless sensor platform for mobile terminal)

  • 박성진;이석;김형석
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2007년도 한국컴퓨터종합학술대회논문집 Vol.34 No.1 (D)
    • /
    • pp.199-203
    • /
    • 2007
  • 본 논문은 기존의 단일 서버스와 고정된 특정 지역으로 한정된 센서네트워크 개념에서 탈피하여, 사용자가 휴대가능하여 어디서나 센서네트워크를 구성할 수 있고 센서네트워크에 접속할 수 있도록 하는 Zigbee 프로토콜을 이용하는 무선 센서 플랫폼(wireless sensor platform) 구조를 제안한다. 본 논문이 제안하는 무선센서플랫폼은 센서모듈을 이용하여 특정 종류의 물리량 또는 화학성분량을 검출하고 이를 무선통신으로 전달하거나 또는 자체 디스플레이에 표시하는 듀얼모드가 가능하다. 플랫폼의 구조는 휴대 폰과 접속하여 휴대폰으로부터 전원을 공급받고 상호간 데이터를 교환하기 위한 휴대폰 접속부와, 다른 센서노드나 PC 등에 데이터를 송수신하기 위한 Zigbee 무선통신부, 그리고 센서모듈 접속부로 구성되 며, 각각에 대한 구조를 설명한다. 휴대폰의 자원을 이용하여 센서노드의 휴대성을 극대화한 휴대폰 장 착 센서 노드들로 네트워크를 구성하는 방식의 제공은 개인 사용자의 센서네트워크 참여를 이끌고 환경 감시네트워크 등 다양한 서비스를 이끌어 낼 수 있다.

  • PDF

PZT를 이용한 광 정보저장기기용 엑츄에이터의 추적제어 (Track following control of optical pick-up actuator using PZT)

  • 이우철;양현석;박노철;박영필
    • 한국정밀공학회:학술대회논문집
    • /
    • 한국정밀공학회 2003년도 춘계학술대회 논문집
    • /
    • pp.664-669
    • /
    • 2003
  • This paper proposes a swing-arm type dual-stage actuator, which consists of a PZT actuator for fine motion and a VCM(Voice Coil Motor) for coarse motion, for SFF ODD(Small Form Factor Optical Disk Drive), in order to achieve fast access speed and precise track following control. We focus our attention on the design and control of the PZT actuator, because there have been a lot of previous researches related to the VCM and dual-stage actuators. Due to the dual cantilever structure, the PZT actuator can generate precise translational tracking motion at its tip where optical pickup is attached at, and the effect of hysteric behavior of the PZT element is reduced. The dynamic model of the PZT actuator is derived by using the Hamilton's principle, and verified by comparing with the experimental frequency response. The sliding mode control is designed in order to be robust against modeling uncertainties. Simulations and experimental results confirm the effectiveness of the suggested control scheme.

  • PDF

PMIC용 고신뢰성 eFuse OTP 메모리 설계 (Design of High-Reliability eFuse OTP Memory for PMICs)

  • 양혜령;최인화;장지혜;김려연;하판봉;김영희
    • 한국정보통신학회논문지
    • /
    • 제16권7호
    • /
    • pp.1455-1462
    • /
    • 2012
  • 본 논문에서는 BCD 공정 기반으로 PMIC용 고신뢰성 24비트 듀얼 포트(dual port) eFuse OTP 메모리를 설계하였다. 제안된 dynamic pseudo NMOS 로직회로를 이용한 프로그램 데이터 비교회로는 program-verify-read 모드에서 프로그램 데이터와 read 데이터를 비교하여 PFb(pass fail bar) 핀으로 비교 결과를 출력한다. 그래서 한 개의 PFb 핀만 테스트하므로 eFuse OTP 메모리가 정상적으로 프로그램 되었는지를 확인할 수 있다. 그리고 program-verify-read 모드를 이용하여 프로그램된 eFuse 저항의 변동을 고려한 가변 풀-업 부하(variable pull-up load)를 갖는 센싱 마진 테스트 회로를 설계하였다. Magnachip $0.35{\mu}m$ BCD 공정을 이용하여 설계된 24비트 eFuse OTP 메모리의 레이아웃 면적은 $289.9{\mu}m{\times}163.65{\mu}m$($=0.0475mm^2$)이다.