• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2002년도 정기총회 및 학술대회
• /
• pp.291-294
• /
• 2002

본 논문에서는 디지털 TV 데이터 방송에 있어 핫스팟 기능을 지원하기 위한 비트스트림 제작에 관하여 서술한다. 디지털 TV 데이터 방송에 있어 핫스팟이란 시청자의 선택에 의해 더 많은 정보를 제공할 수 있는 "클릭 가능한 비디오 객체"를 의미한다. 이 기능은 다른 용도로도 사용될 수 있으나, 특히 TV 전자상거래(T-commerce)에 유용하게 사용할 수 있다. 이러한 기능을 제공하기 위해서는 핫스팟 기능을 처리할 자바 응용프로그램, 즉 엑슬릿(Xlet)과 화면상에서 핫스팟의 시공간적 위치를 지정하는 핫스팟 데이터, 그리고 핫스팟과 주 프로그램화면 간의 동기화를 위한 시간 기준 등이 송출되는 비트스트림 내에서 제공되어야 한다. 본 논문에서는 핫스팟 적용 시나리오를 설명하고 이 시나리오에 따라 핫스팟 기능을 제공할 수 있는 비트스트림을 제작하였다. 보다 더 구체적으로는, 엑슬릿을 ISO/IEC 13818-6 DSM-CC 확장 표준의 오브젝트 캐루젤로, 그리고 핫스팟 데이터를 MPEG-2 프라이벳 섹션(Private section)으로 구성하여 비트스트림에 포함시켰다. 또한, 시간 기준을 위해 DSM-CC 확장 표준에서 규정하고 있는 정규 재생시간(normal play time, NPT) 클록을 이용하여 시간 참조 값을 생성하였으며, 트리거(trigger)를 보내기 위한 이벤트들도 동일 표준에서 규정하고 있는 이벤트 서술자에 따라 생성하여 비트스트림 내에 포함시켰다. 내에 포함시켰다.

• 정보과학회 논문지
• /
• 제42권2호
• /
• pp.155-161
• /
• 2015

멀티 스레드 프로그램의 수행 중에 발생하는 자료경합과 원자성 위배 등과 같은 동시성 오류는 스레드들의 비결정적 수행으로 인해 다양한 수행 순서를 고려해야 하고 재생산 또한 어렵기 때문에 디버깅하기 어렵고 귀찮은 오류로 잘 알려져 있다. 이러한 자료경합을 디버깅하기 위해서는 스레드의 수행 순서와 메모리 접근 및 동기화 정보 등과 같은 프로그램의 수행 중에 발생한 정보를 수집 및 분석해야 한다. 본 논문에서는 멀티 스레드 프로그램의 수행 중에 벡터 클록 시스템을 기반으로 스레드의 병행성과 접근사건들 간의 순서관계를 생성 및 유지함으로써 정확하면서도 효율적인 감시와 분석이 가능한 도구인 VcTrace를 제시한다. 제시된 감시 도구를 사용하여 멀티 스레드 기반의 응용 프로그램을 대상으로 수행 중 발생한 스레드와 접근사건 등의 정보를 감시 및 유지하고, 자료경합을 탐지하는 기술과 접목하여 실용성을 분석한다.

• 전기전자학회논문지
• /
• 제23권3호
• /
• pp.1092-1095
• /
• 2019

본 논문에서는 스마트 팩토리 구축을 위한 임베디드 보드의 개발을 제안한다. 제안하는 스마트 팩토리 구축을 위한 임베디드 보드는 메인모듈, ADC 모듈, I/O 모듈로 구성된다. 메인모듈은 주 연산장치로써 임베디드 보드를 구동하는 운영체제가 포팅되어서 외부장치와 산업용 프로토콜을 이용하여 통신할 수 있는 통신부를 탑재하고 있다. ADC 모듈은 필드에 설치되어 있는 센서들의 전기적신호를 디지털로 변환하여 메인모듈로 전달하는 역할을 한다. I/O 모듈은 필드기기의 상태, 경보, 가동명령 등을 전달하기 위하여 외부의 노이즈로부터 차단하기 위한 절연회로를 탑재한 디지털 입출력 모듈이다. 제안된 스마트 팩토리 구축을 위한 임베디드 보드의 성능을 평가하기 위하여 공인시험기관에서 실험한 결과, 프로토콜의 연동개수는 5개, 하드웨어의 클록 동기화 속도는 10us, 배터리로 구동되는 보드의 동작시간은 8시간 이상으로서 세계최고 수준과 동일한 결과를 산출하였다.

• 한국통신학회논문지
• /
• 제29권8C호
• /
• pp.1113-1124
• /
• 2004

본 논문에서는 입력 영상을 실시간으로 압축 및 복원할 수 있는 하드웨어(hardware, H/W)의 구조를 제안하고 처리되는 영상의 보안 및 보호를 위한 워터마킹 기법(watermarking)을 제안하여 H/W로 내장하고자 한다. 영상압축과 복원과정을 하나의 FPGA 칩 내에서 처리할 수 있도록 요구되는 모든 영상처리 요소를 고려하였고 VHDL(VHSIC Hardware Description Language)을 사용하여 각각을 효율적인 구조의 H/W로 사상하였다. 필터링과 양자화 과정을 거친 다음에 워터마킹을 수행하여 최소의 화질 감소를 가지고 양자화 과정에 의해 워터마크의 소실이 없으면서 실시간으로 동작이 가능하도록 하였다. 구현된 하드웨어는 크게 데이터 패스부(data path part)와 제어부(Main Controller, Memory Controller)로 구분되고 데이터 패스부는 영상처리 블록과 데이터처리 블록으로 나누어진다. H/W 구현을 위해 알고리즘의 기능적인 간략화를 고려하여 H/W의 구조에 반영하였다. 동작은 크게 영상의 압축과 복원과정으로 구분되고 영상의 압축 시 대기지연 시간 없이 워터마킹이 수행되며 전체 동작은 A/D 변환기에 동기하여 필드단위의 동작을 수행한다. 구현된 H/W는 APEX20KC EP20K600CB652-7 FPGA 칩에서 69%(16980개)의 LAB(Logic Array Block)와 9%(28352개)의 ESB(Embedded System Block)을 사용하였고 최대 약 82MHz의 클록주파수에서 안정적으로 동작할 수 있어 초당 67필드(33 프레임)의 영상에 대해 워터마킹과 압축을 실시간으로 수행할 수 있었다.