• 한국정보통신학회논문지
• /
• 제13권8호
• /
• pp.1543-1548
• /
• 2009

본 논문에서는 주파수 도약 대역 확산시스템에서 빠른 주파수 도약 패턴을 발생시키며 이에 따른 수신기 동기회로에 관한 연구이다. 고속의 PN 초기동기를 달성하기 위한 정합필터 방식에서 기존의 동기회로 구조로부터 상관기의 개수를 2개로 줄이고 초기동기를 위한 짧은 도약패턴(hoping prefix)을 몇 개의 부 패턴(sub prefix)으로 나눈다. 각기 상이한 주파수 도약패턴에 의하여 PN코드 시작시각에 대한 정보를 보내 이 정보를 이용하여 빠른 동기 획득을 이루게 하며 검출의 신뢰도를 높일 수 있는 고속의 초기동기 회로를 제안하였다. 또한 디지털 주파수 합성기를 사용하여 빠른 주파수 도약을 위한 PLL 구현이 가능함을 분석하였다. 즉, 주파수 스텝(${\Delta}f$)이 1.5MHz이상이면 settling 시간이 $30{\mu}s$정도가 되므로 빠른 주파수 도약을 위한 PLL의 구현이 가능함을 보였다. 결국 동기시간 단축에 있어서 가장 큰 영향을 미치는 것은 주파수 합성기의 빠른 주파수 획득시간과 동기회로의 초기동기 획득시간임을 알 수 있었다.

• 한국통신학회논문지
• /
• 제22권9호
• /
• pp.2035-2042
• /
• 1997

비동기 부호 분할 다중 접속(Code Division Multiple Access: CDMA) 시스템을 위한 다단(mutistage) 간섭 제거 검출기의 매 단에서 기존에 사용되어 온 경판정(hard decision)을 대신할 수 있는 연판정(soft decision) 함수의 설계를 고려한다. 특히, 평균 제곱 오류(mean square error: MSE)의 관점에서 최적인 시그모이드(sigmoid) 함수와 구현시 복잡도를 줄이면서 시그모이드 함수를 가장 잘 근사화하는 다단계 양자화기(multu-level quantizer)들을 유도한다. 다단 검출기의 매 단에서 이들 판정 함수들의 변수는 산출된 입력 특성에 의해 조정된다. 컴퓨터 모의 실험을 통하여 이들 연판정 함수를 갖는 다단 검출기가 경판정을 사용하는 경우보다 현저하게 성능을 향상시킴을 보인다.

• 전자공학회지
• /
• 제29권4호
• /
• pp.62-76
• /
• 2002

스마트 안테나는 한정된 채널을 최대한 효율적으로 이용하여 용량(capacity)을 최대화시킬 수 있는 기술이다. 본 논문은 스마트 안테나의 원리와 기술을 설명하고 한양대학교 통신신호처리 연구실에서 연구·개발 중인 동기식 CDMA 스마트 안테나 시스템을 사용하여 이동통신 시스템의 주된 관심사인 용량을 최대화하는 방법을 제시한다. 스마트 안테나 시스템의 전체적인 성능 증가를 위해서는 핑거(finger)뿐 아니라 탐색기(searcher), 추적기(tracker) 각각의 성능도 우수해야 하므로, 본 논문에서는 현재까지 활발히 연구가 이루어지지 않은 탐색기, 추적기의 성능을 분석하고 BER(Bit Error Rate), FER(Frame Error Rate) 및 검출 확률 (detection probability)등의 모의 실험 결과를 바탕으로 스마트 안테나의 우수성을 분석한다.

• 한국멀티미디어학회논문지
• /
• 제3권6호
• /
• pp.652-660
• /
• 2000

본 논문에서는 NRZ 랜덤 비트 동기를 위한 새로운 표본 위상 검출기 (SPD: Sampling Phase Detector)를 제안한다. 제안하는 SPD는 국부 기준 신호의 주기와 입력 신호의 비트 구간의 위상 차의 평균값을 계산한다. 시뮬레이션과 실험 결과는 제안된 SPD가 NRZ 랜덤 신호의 Phase Detector로 유용하다는 것을 보여 준다. 제안된 SPD를 사용하여 NRZ 램덤 비트 동기 회로를 설계하고 구현하였다.

• 한국정보통신학회논문지
• /
• 제26권3호
• /
• pp.412-421
• /
• 2022

5G NR 모든 기기는 기지국과 통신을 위해 가장 먼저 셀 탐색 및 동기화 과정을 진행해야 한다. 이 과정에서 PSS 검출이 제일 먼저 성공적으로 수행되어야 하므로, PSS 검출은 5G NR 통신에서 가장 중요하고 어려운 문제 중 하나이다. 다양한 PSS 검출 방법 중 본 논문에서는 교차상관관계 기반의 검출 방법에 대해 소개하고 복잡도와 검출 속도를 고려한 하드웨어 구조에 대해서 설명한다. 또한, PSS 검출기를 포함하는 시스템 구성을 위해 필요한 인터페이스와 효율적이고 유연한 동작을 위한 구동 소프트웨어 동작도 제안하고, 이를 구현하였을 때 Xilinx사의 UltraScale+ FPGA의 자원 사용량을 다양한 구조에 따라 비교 분석한다.

• 융합신호처리학회 학술대회논문집
• /
• 한국신호처리시스템학회 2001년도 하계 학술대회 논문집(KISPS SUMMER CONFERENCE 2001
• /
• pp.1-4
• /
• 2001

본 논문은 통기 코드분할다중접속(CDMA)을 위해 블라인드 적응 다중 사용자 검출기를 발전시킨 것으로 심벌 오율 성능을 증가시키기 위해 결정 궤환 블라인드 적응 다중사용자 검출기(DFBD)를 제안하여, 블라인드 적응 다중 사용자 검출기(BD)와 비교하였으며, 시뮬레이션에 의해 제시한 검출기가 성능이 향상됨을 확인하였다.

• 한국조명전기설비학회지:조명전기설비
• /
• 제4권3호
• /
• pp.59-65
• /
• 1990

전력 전자 공학의 발달에 의해 영구자석 동기전동기의 운전 분야가 대단히 진보되고 있음이 최근 논문을 통해서 보고 되고 있다. 영구자석 동기전송기는 크기와 중량의 감소, 저관성, 고효율 등의 장점이 있어 각종 분야의 응용에 유리하다. 본 연구는 마이크로프로세서와 전압원 인버터를 사용한 자기제어현 영구자석 동기전송기의 구동장치를 제안한다. 영구자석 동기전동기의 운전 회전자 위치를 정확히 검출하여 회전자 속도와 운전주파수를 동기화 시킴으로서 자기제어를 가능하게 한다. 고 분해능의 인크리멘탈 엔코더를 사용하여 영구자석 동기전동기에 적합한 자기제어형 PWM인버터 설계를 가능하게 하였다. 저속 영역에서 토오크 리플을 감소시키기 위해 펄스 수를 제어하였다.

• 대한전자공학회논문지SP
• /
• 제44권5호
• /
• pp.45-53
• /
• 2007

DTV수신기에서 송신신호를 완벽하게 복원하기 위해서는 채널의 영향으로 인해 파일롯의 위치가 바뀌고 위상이 틀어지는 것을 보상해주는 반송파 주파수 동기와 샘플링 클락 주파수와의 위상오차로 인해 발생하는 샘플링 타이밍 오차를 보상하는 심볼 타이밍 동기가 모두 획득되어야 한다. 심볼 타이밍 동기부는 일반적으로 다중레벨을 가지는 신호에 사용되는 가드너(Gardner)방법을 사용한다. 가드너 방법은 매 심볼마다 타이밍 에러성분을 추출하므로 다중경로 채널에서 타이밍동기를 추적하면서 유지하는데 유리한 방식이다. 본 논문에서는 가드너 방법에서 에러를 검출하기 위해 사용되는 가드너 타이밍 에러 검출기(Timing Error Detector)가 수신파워레벨이 기준 파워레벨에서 크게 벗어날 경우 동기를 획득할 수 없는 문제점을 해결하기 위해 1단계로 가드너 타이밍 에러 검출기 블록 앞에 수신파워레벨을 계산하여 보정하는 블록을 추가하여 수신파워레벨을 보정한다. 2단계로 반송파 주파수동기와 심볼타이밍동기에 사용되는 PLL(Phase Locked Loop)회로의 빠른 동기 획득과 동기 획득 후 지터량을 줄이기 위하여 루프필터의 출력 값의 평균을 이용하여 옵셋량을 추정하여 추정된 옵셋의 변화율에 따라 단계적 대역폭을 가지는 적응적인 루프필터를 반송파 주파수 동기 회로와 심볼 타이밍동기 회로에 적용함으로써 최적의 동기성능을 얻는다.

• 한국통신학회논문지
• /
• 제27권10C호
• /
• pp.987-992
• /
• 2002

본 논문에서는 ㎓대역의 고속 클럭 신호를 필요로 하는 데이터 통신 시스템 분야에 응용될 수 있는 새로운 구조의 클럭 및 데이터 복원회로를 구현하였다. 구현된 회로는 고속 데이터 전송시 주로 사용되는 NRZ형태의 데이터 복원에 적합한 구조로서 위상동기 회로에 발생하는 high frequency jitter를 방지하기 위한 새로운 위상 검출 구조를 갖추고 있다. 또 가변적인 지연시간을 갖는 delay cell을 이용한 위상검출기를 이용하여 위상 검출기가 갖는 dead zone 문제를 해결하고, 항상 최적의 동작을 수행하여 빠른 동기 시간을 갖는다. 수십 Gbps급 대용량을 수신할 수 있도록 다채널 확장에 용이한 구조를 사용하였으며, 1.25Gbps급 데이터를 복원하기 위한 클럭 생성을 목표로 하여 CMOS 0.25$\mu\textrm{m}$ 공정을 사용하여 구현한 후 그 동작을 측정을 통해 검증하였다.

• 한국통신학회논문지
• /
• 제22권4호
• /
• pp.842-854
• /
• 1997

본 연구에서는 멀티미디어 데이터의 동기 셀 손실율을 줄이기 위해 개선된 Dual Leaky-Bucket 알고리즘을 제안하였다. 기존의 DLB 알고리즘은 동기셀에 대하여 어떠한 지원도 하지 않았으나 제안 알고리즘은 동기셀에 높은 우선순위를 부여한다. 본 연구에서는 동기셀의 손실율을 줄이기 위해 동기셀 검출기를 사용하였다. 동기셀 검출기는 수신셀을 검사하여 동기셀이며 1단계 Leaky-Bucket을 거치지 않고 바로 2단게 Leaky-Bucket으로 전달하게 된다. 이것은 동기셀에 우선순위를 주는 것과 유사한 효과를 보인다. On/Off와 Two-state MMPP로 모델링한 Audio와 Video 트래픽을 SLAM II 시뮬레이션 팩키지를 통해 시뮬레이션 한 결과 제안 알고리즘이 기존 알고리즘에 비하여 낮은 동기셀 손실율을 얻을 수 있음을 보였다. 멀티미디어 동기화를 위하여 개선된 DLB 알고리즘은 높은 우선순위를 요구하는 다른 임의의 셀에 대해서도 확장되어 적용할 수 있다.