• 정보과학회 논문지
• /
• 제42권9호
• /
• pp.1078-1089
• /
• 2015

본 연구에서는 쓰기 데이터양 감소를 통해 낸드 플래시 기반 저장장치의 수명향상을 도모할 수 있는 MADE(Min-hash Assisted Delta-compression Engine) 모듈을 제안한다. MADE 모듈은 델타압축기법(delta compression)을 통해 중복되는 데이터 패턴을 최소화하여 실제 낸드 플래시에 인가되는 쓰기 명령 횟수를 획기적으로 줄일 수 있을 뿐만 아니라, 중복제거기법(deduplication) 및 무손실압축기법(lossless compression)의 통합적용과 유사한 효과를 볼 수 있도록 설계되었다. 또한 델타압축기법 과정 중 필요한 참조 페이지 탐색 및 압축 기법을 최적화하여, 저장되는 데이터양을 최대한 줄이는 동시에 부가적인 오버헤드를 최소화 하였다. 시뮬레이션 결과, MADE가 적용된 플래시 변환계층(Flash Transition Layer, FTL)은 실제 낸드 플래시 칩에 저장되는 데이터를 최소 50% 줄일 수 있었으며, 순차적인 중복제거기법과 무손실압축 기법을 단순 통합하여 적용한 경우에 비해 추가적으로 12%의 쓰기 데이터양을 감소시킬 수 있었다.

• 한국전자파학회논문지
• /
• 제23권6호
• /
• pp.706-715
• /
• 2012

전자-광학 시그마-델타 변조기는 안테나로부터 수신된 광대역 초고주파 신호를 직접 디지털 신호로 변환하는 디지털 수신기의 핵심 구성품이다. 전자-광학 시그마-델타 변조기는 펄스 레이저와 두 개의 마하-젠더 간섭계(Mach-Zehnder Interferometer: MZI)를 통하여 입력 신호를 초과 샘플링하고, 격자 섬유 누적기(Fiber-Lattice Accumulator: FLA)를 통하여 잡음을 감소시킨다. 고해상도의 출력 신호를 얻기 위해 양자화기 출력에는 데시메이션 필터링 과정이 추가된다. 변조기 설계시 지터는 변조기 입력 신호를 원 신호로 복원하는데 큰 영향을 미치는 요소이다. 본 논문에서는 전자-광학 1차 단일 비트 시그마-델타 변조기의 구현 과정 및 성능을 시뮬레이션을 통하여 분석한다. 전자-광학 시그마-델타 변조기 입력 신호와 출력 신호를 시간 영역에서 분석하고, 복원된 신호에 대하여 비동기 스펙트럼 평균화 방식을 사용하여 주파수 영역의 성능을 분석한다. 지터(Jitter)가 있는 레이저 신호와 지터가 없는 레이저 신호에 대하여 시그마-델타 변조기의 성능을 비교 및 분석하여, 시간 지터가 변조기 성능에 영향을 미치는 지터값을 참고치(펄스 반복 주파수가 100 GHz인 경우, 시간 지터는 100 fs 이하)로서 제시한다. 이러한 지터값은 레이저 생성기 제작시나 변조기 설계시 참고 규격치로 이용된다.

• 전기전자학회논문지
• /
• 제26권2호
• /
• pp.299-305
• /
• 2022

다양한 물리적 신호를 디지털 신호 영역에서 처리하기 위해서 센서의 출력을 디지털로 변환하는 아날로그-디지털 변환기 (ADC)는 시스템 구성에 있어 매우 중요한 구성 블록이다. 센서 신호 처리를 위한 아날로그 회로의 역할을 디지털로 변환하는 추세에 따라 이러한 ADC의 해상도는 높아지는 추세이다. 또한 ADC는 모바일 기기의 배터리 효율 증대를 위해서 저전력 성능이 요구된다. 기존 integrating 시그마-델타 ADC의 경우 고해상도를 가지는 특징이 있지만, 저전압 조건과 미세화 공정으로 인해 적분기의 연산증폭기 이득 오차가 증가해 정확도가 낮아지게 된다. 이득 오차를 최소화하기 위해 버퍼 보상 기법을 적용할 수 있지만 버퍼의 전류가 추가된다는 단점이 있다. 본 논문에서는 이와 같은 단점을 보완하고자 버퍼를 스위칭하며 전류를 최소화시키고, 하이패스 바이어스 회로를 통해 settling time을 향상시켜 기존과 동일한 해상도를 갖는 ADC를 설계하였다.

• 전자공학회논문지
• /
• 제52권5호
• /
• pp.51-57
• /
• 2015

본 논문에서는 생체 신호 처리를 위한 14비트 이상의 고 해상도를 갖는 A/D 변환기 설계를 위하여 공급 전압이 1.8V인 CMOS 델타-시그마 변조기를 설계하였다. 본 논문에서 제안하는 4차 델타 시그마 변환기는 타임 인터리빙 기술을 이용하여 회로를 시간에 따라 재구성해 연산증폭기를 재사용하는 구조를 통해 차수에 따라 4개의 연산증폭기가 필요한 회로를 2개의 연산증폭기 만으로 구동 시켰다. 또한 스위치드 커패시터 적분기 구조상의 특징인 샘플링 시간과 적분 시간의 동작에 따라 샘플링 커패시터의 크기를 조절함으로서 저항 성분으로부터 발생하는 열잡음인 KT/C 잡음을 감소시킬 수 있는 회로를 제안하였다. 제안한 델타-시그마 변조기는 Magna 0.18um CMOS n-well 1 폴리 6메탈 공정을 이용하여 제작되었으며 제작된 칩의 측정 결과 전력소모는 1.8V 전원 전압에서 $828{\mu}W$이고 샘플링 및 입력 주파수가 256KHz, 1KHz일 때 최대 SNDR은 75.7dB, DR은 81.3dB로 측정되었다. KT/C 잡음 저감 회로가 적용되지 않은 회로에서는 최대 SNDR이 72.1dB 로 측정되어 KT/C 잡음 저감 회로가 적용되었을 때 약 3dB정도의 성능 향상을 나타내었다. 회로의 FOM은 41pJ/step과 142dB로 계산되었다.

• 한국음향학회지
• /
• 제6권3호
• /
• pp.52-59
• /
• 1987

본 논문에서 선형 델타 변조방식을 간단한 아날로그/디지탈 변환기로 이용하여 무한 응답 디지탈 여파기를 구현하는 방법을 제시하였다. 이 방법은 하드웨어 승산기나 펄스 부호변환 아날로그/디지탈 변환기를 필요로 하지 않으므로 종래의 무한응답 디지탈 여파기의 구현방법보다 매우 간단하다. Lee와 Un의 유한응답LDMDF에 비해서 이 무한응답LDMDF는 매우 적은 계산시간이 요구된다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2002년도 합동 추계학술대회 논문집 정보 및 제어부문
• /
• pp.577-580
• /
• 2002

본 논문에서는 $\Sigma\Delta$ 변조된 입력신호를 갖는 적응필터의 수렴특성 및 연산량을 향상시키는 방안을 제시하였다. 하드웨어측면에서 효율적인 해상도를 내는 $\Sigma\Delta$ 변조기는 중저파 대역의 신호를 처리하는데 널리 사용되고 있다. $\Sigma\Delta$ 변조신호는 항상 $\pm$1의 값만을 갖기 때문에, 사인알고리즘을 사용하는 적용필터와 효율적으로 결합될 수 있다. 하지만 PCM 신호에 비하여 $\Sigma\Delta$ 변조신호의 상대적인 길이가 길어 이를 처리하는 적응필터의 길이가 증가하고 이에 따른 연산량도 증가하고, 아울러 사인 알고리즘 자체가 갖는 수렴속도의 문제점 때문에 이러한 결합은 불안정한 수렴 특성을 보이게 된다. 본 연구에서는 $\Sigma\Delta$ 변조된 입력신호에 대하여 웨이블릿 변환을 적용한 변환영역 적응필터를 설계하였으며, 필터계수의 일부분만을 주기적으로 갱신함으로써 연산량을 줄이는 방안과 수렴속도의 향상됨을 시스템 식별의 응용 예를 통하여 검증하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2002년도 하계학술대회 논문집 D
• /
• pp.2586-2588
• /
• 2002

본 논문에서는 $\Sigma\Delta$ 변조된 입력신호를 갖는 적응필터의 수렴특성을 연구하여 향상 방안을 제시하였다. 하드웨어적인 측면에서 효율적인 해상도를 내는 $\Sigma\Delta$ 변조기는 중저주파 대역의 신호를 처리하는데 널리 사용되고 있다. $\Sigma\Delta$ 변조신호는 항상 $\pm1$의 값만을 갖기 때문에, 사인 알고리즘을 사용하는 적응필터와 효율적으로 결합될 수 있다. 하지만, PCM 신호에 대비하여 $\Sigma\Delta$ 변조 신호의 상대적인 길이가 길어 이를 처리하는 적응필터의 길이가 증가하고, 아울러 사인 알고리즘 자체가 갖는 수렴속도의 문제점 때문에 이러한 결합은 불안정한 수렴 특성을 보이게 된다. 본 연구에서는 $\Sigma\Delta$ 변조된 입력신호에 대하여 웨이블릿 변환을 적용한 변환영역 적응필터를 설계하였으며, 수렴속도가 향상됨을 시스템 식별의 응용예를 통하여 검증하였다.

• 대한전자공학회논문지SD
• /
• 제41권12호
• /
• pp.43-49
• /
• 2004

본 논문에서는 슈퍼하이델타(Super High Delta) 실리카 광도파로와 단일 모드 광섬유 사이의 결합손실을 줄이기 위한 모드 크기 변환기를 설계하였다. 새로운 모드 크기 변환기는 물리적 크기를 최소화하기 위해 주기적으로 분리된 테이퍼 도파로를 사용하였으며 공정을 간단히 하기 위해 수평형 테이퍼를 사용하였다. 또한 결합손실을 개선하기 위해 모드 크기 변환기 주변에 트렌치 구조를 삽입하였다. 최적의 모드 크기 변환기 설계에서 결합손실은 트렌치 구조가 삽입되지 않은 경우는 0.33dB/point 이며 트렌치가 삽입된 경우는 0.2dB/point이다.

• 대한전자공학회논문지SD
• /
• 제42권10호
• /
• pp.39-46
• /
• 2005

휴대용 전자제품의 증가에 따라 배터리의 사용 시간을 증가시키기 위한 파워메니지먼트 회로의 설계는 매우 중요해 지고 있다. 이에 따라 switching power supply, 특히 DC-DC 변환기의 필요성은 더욱 커지고 있다. 기존 DC-DC 변환기용 컨트롤로 칩들은 순수한 아날로그 방식으로 설계되어 왔었다. 본 논문에서는 아날로그 방식의 단점을 극복하기 위한 디지털방식 컨트롤러 칩의 제작 및 측정된 연구 결과를 소개한다. 디지털 컨트롤러의 장점으로는 설계시간이 빠르고, 설계 변경을 쉽게 할수 있다는 점이다. 그러나 DC-DC 컨버터의 최종 출력 전압은 아날로그 전압이기 때문에, 아날로그를 디지털로 변환해 주는 장치가 디지털 컨트롤러에는 필수적이다. 본 논문에서는 기존의 flash 방식의 데이터 변환기 대신에 회로설계가 단순화된 델타시그마 모듈레이션을 사용하여 아날로그 신호를 디지털 신호로 변환하였다. 개발된 CMOS 컨트롤로 칩은 테스트 보드 측정을 통하여 성공적인 동작이 검증되었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1991년도 하계학술대회 논문집
• /
• pp.861-865
• /
• 1991

Sigma delta modulation has been the preferred technique for oversampling conversion. In this paper we present the basic principles of oversampled sigma-delta Converters. Basic operation and theory behind sigma-delta modulation is reviewed. The different structures of the sigma-delta converters are described and the concepts of designing modulators and digital filters are discussed. The latest designs are also reviewed.