• 전자공학회지
• /
• 제30권4호
• /
• pp.76-88
• /
• 2003

본 논문에서는 기존의 기지국과 W-CDMA 시스템을 상호 연동하기 위한 SDR(Software Defined Radio) 기반의 멀티 밴드 디지털 IF 모듈 구현에 대해 소개한다. 하드웨어 플랫폼상에 테스트 및 시험 검증하기 위해서 크게 광대역 ADC, DAC, FPGA로 구성하였으며, FPGA 내에 디지털 필터 및 NCO등의 응용 소프트웨어는 VHDL로 코딩하였다. 디지털 필터는 FPGA의 허용 자원을 고려하여 인터폴레이션 및 데시메이션을 위한 폴리페이즈 필터 뱅크로 구현하였다. 또한 송신단에서는 이미지 성분을 제거하기 위해 2단의 DCQM(Digital Complex Quadrature Modulation)을 적용하였으며, 이때 적용되는 NCO (Numerically Controlled Oscillator)는 1/4주기의 LUT를 사용하여 설계하였다. 수신단에서는 IF 단에 SAW필터를 사용하지 않기 때문에 W-CDMA의 블록커 규약에 준하면서 근접 채널을 제거하기 위한 고출력의 감쇄 특성을 갖는 필터를 설계하였다. 본 논문에서는 컴퓨터 시뮬레이션 결과와 스펙트럼 분석기를 통해 측정된 결과를 비교 분석하였으며 이에 대한 디지털 IF 모듈의 성능을 검증하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2007년도 하계종합학술대회 논문집
• /
• pp.75-76
• /
• 2007

이 논문에서는 IS-95와 WCDMA의 Multi-mode로 동작하는 Multi-mode용 저전력 DDC filter 구조를 제안한다. 기존의 DDC구조의 경우 CIC의 통과대역 특성을 향상시켜 주지만, 저지대역의 감쇠특성은 오히려 나빠지는 문제점을 안고 있었다. 제안된 구조는 CIC 데시메이션 필터의 통과대역 특성은 더욱 향상시켜주며, 저지대역의 감쇠특성도 같이 향상시키는 특징을 가진다. 또한 제안된 절터는 각 필터의 면적을 감소시키기 위해 IS-95와 WCDMA의 각각의 모드에 대해 한 개의 필터를 설계한 후 각 모드에 따라 필터 탭 수를 달리하여 동작하는 Multi-mode의 저전력 구조로 구현하였다.

• 한국통신학회논문지
• /
• 제25권5A호
• /
• pp.743-750
• /
• 2000

본 논문에서는, 디지털 IF 다운 샘플러와 업 샘플러의 저전력 구현을 위한 블록 필터링 아키텍처를 제안한다. 소프트웨어 라디오와 같은 차세대 이동통신 방식에서 디지털 IF 다운 샘플러와 업 샘플러의 효율적인 구현방법이 더욱더 요구되어가고 있는 추세이다. 디지털 IF 다운 샘플러는 앞단에 데시메이션 필터를 수반하여 구성되며, 업 샘플러는 뒷단에 인터폴레이션 필터가 수반디어 구성된다. 본 논문의 다운 샘플러 아키텍처에서는 블록 필터링 구조가 갖는 병렬처리 구조를 이용하여 필터를 구현하였으며, 블록 필터링 아키텍처에서 구조적으로 생겨나는 업 샘플링을 직렬로 연결되는 다운 샘플러와 상쇄시킴으로서 효과적인 구조가 만들어짐을 보인다. 또한 업 샘플러 아키텍처에서는 인터폴레이션 필터의 블록 필터링에서 만들어지는 다운 샘플링이 앞단의 업 샘플러와 상쇄되어 병렬처리와 저속의 처리가 가능해짐을 보인다. 본 논문에서 제안된 아키텍처와 Polyphase 아키텍처를 비교 분석한다. 리와 저속의 처리가 가능해짐을 보인다. 본 논문에서 제안된 아키텍처와 Polyphase 아키텍처를 비교 분석한다.

• 한국통신학회논문지
• /
• 제28권6C호
• /
• pp.609-614
• /
• 2003

이 논문에서는 CIC(Cascaded Integrator-Comb) 데시메이션 필터의 주파수응답을 향상시키는 새로운 필터 구조를 제안한다. 기존의 방식은 CIC 필터의 통과대역 특성은 향상시키나, Aliasing 대역의 감쇠특성은 조금 나빠지는 단점을 갖고 있다. 그러나 이 논문에서는 통과대역의 특성은 기존의 방식보다 우수하며, 동시에 Aliasing 대역의 감쇠특성도 매우 향상시키는 IFOP(Interpolated Fourth-Order Polynomials) 필터를 제안한다. 제안된 필터는 4차의 필터이나 곱셈이 1개만 필요한 구조이므로 부가적인 연산량이 적으며, 또한 선형위상의 특성을 갖고 있으므로 CIC 필터의 선형위상 특성을 그대로 유지할 수 있다. 또한 기존의 주파수응답 향상 기법들과 제안된 필터의 구현비용을 비교하였다.

• 대한전자공학회논문지TC
• /
• 제40권12호
• /
• pp.155-160
• /
• 2003

ADC (Analog-to-Digital Converter) 와 DSP (Digital Signal Processor) 의 성능이 향상됨에 따라 아날로그 방식으로 처리하던 IF(Intermidiate Frequency) 대역의 신호를 디지털 방식으로 처리할 수 있게 되었다. 이를 디지털 라디오 또는 디지털 IF라 하고 이는 SDR (software definied radio) 의 초기단계라 할 수 있다. 디지털 라디오 개념을 수신단에 적용할 경우 오버샘플링에 의한 처리 이득을 얻을 수 있으며, 다중 캐리어방식의 수신단 설계가 가능하다. 디지털 수신기에서는 연산량 이득을 위해 데시메이션이 이루어지며, CIC (Cascaded Integrated Comb) 및 halfbandHalfband 필터 등이 앨리어싱방지 필터로 사용된다. 그런데, CIC 필터는 필연적으로 통과대역 내에서 롤 오프 현상이 발생하며, 이것은 수신단 필터의 통과대역 평탄도를 악화시켜서 수신성능의 저하를 초래한다. FIR 필터를 이용하여 보상해 주어야 한다. 본 논문에서는 W-CDMA 디지털 수신기의 수신성능에 최적인 CIC 롤오프 보상 필터를 설계방법을 제시하고, 설계된 필터가 CIC필터의 롤오프 특성을 보상하여 BER(Bit Error Rate)을 최소화시킴을 컴퓨터 시뮬레이션을 통해 확인하였다. 필터 성능을 검증하였다.

• 한국음향학회지
• /
• 제20권1호
• /
• pp.13-20
• /
• 2001

음향 에코우제거기나 소음제어와 같은 임펄스 응답이 긴 디지털 필터를 이용하여 필터링을 할 경우 수렴속도가 느리고 계산시간이 많이 걸린다. 이러한 기존의 필터링에서 생기는 계산시간이나 수렴속도 문제를 개선하기 위해서 서브밴드 필터링과 멀티레이트 신호처리 기술이 개발되었다. 모든 시스템의 전달함수는 interpolator와 임펄스 응답사이에 임의 수만큼의 0이 들어있는 sparse 임펄스 응답을 갖는 서브필터를 직렬로 연결한 구조로 표현할 수 있다. 이 경우에 interpolator는 Hadamard 행렬로 표현되고 저역통과필터 특성을 갖는 원형필터를 균일하게 이동시킨 것과 같다. 그래서 입력신호를 Hadamard 변환을 이용하여 각 서브대역으로 분할하고 decimation을 하여 샘플링 레이트를 줄이는 멀티레이트기술이 음향 함수 모델링이나 잡음제거에 응용할 수 있다. 본 논문에서는 decimation으로 생기는 에리어싱을 제거하고 수렴속도를 향상시키기 위해서 입력 신호를 트리구조를 갖는 필터뱅크를 이용하여 비균일한 서브대역으로 분할, 그리고 decimation을 하여 샘플링레이트를 변환하고 각 서브대역에서 계수를 갱신한 후 이 계수를 전대역으로 Hadamard 변환을 이용하여 변환하는 비균일한 대역폭을 갖는 delayless 필터 구조를 제안하고 이 구조를 컴퓨터 시뮬레이션을 통하여 성능을 검증한다.

• 한국정보통신학회논문지
• /
• 제15권8호
• /
• pp.1687-1694
• /
• 2011

본 논문에서는 OFDM 기반의 WLAN을 지원하는 Digital IF 단을 설계하고 시뮬레이션을 통해서 시스템 성능을 조사한다. 이를 위해서 ADC 샘플률, NCO 주파수 및 데시메이션률 결정과정을 보이고 주워진 데시메이션률을 얻기 위한 CIC필터 및 MHBF 설계과정을 제시한다. 데시메이션 과정에서 발생되는 진폭왜곡 보상을 위해 시스템 복잡도를 최소화하면서 요구성능을 만족시키는 ISOP 필터 및 FIR 필터를 설계하는 과정을 제시한다. 최종적으로 설계된 DDC 블록에 대해서 BER 관점으로 성능을 조사한 후 이론적인 변복조 시스템과의 성능 차이를 보인다.

• 반도체디스플레이기술학회지
• /
• 제20권3호
• /
• pp.71-76
• /
• 2021

Digital decimation filters are used in various digital signal processing systems using ADCs, including digital communication systems and sensor network systems. When the sampling rate of digital data is reduced, aliasing occurs. So, an anti-aliasing filter is necessary to suppress aliasing before down-sampling the data. Since the anti-aliasing filter has to have a sharp transition band between the passband and the stopband, the order of the filter is very high. However, as the order of the filter increases, the complexity and area of the filter increase, and more power is consumed. Therefore, in this paper, we propose two types of decimation filters, focusing on reducing the area of the hardware. In both cases, the complexity of the circuit is reduced by applying the required down-sampling rate in two times instead of at once. In addition, CIC decimation filters without a multiplier are used as the decimation filter of the first stage. The second stage is implemented using a CIC filter and a down sampler with an anti-aliasing filter, respectively. It is designed with Verilog-HDL and its function and implementation are validated using ModelSim and Quartus, respectively.

• 한국통신학회논문지
• /
• 제25권10B호
• /
• pp.1785-1792
• /
• 2000

In this paper multi-rate non-recursive architecture for CIC(Cascaded Integrator-Comb) decimation filters with an arbitrary factor is proposed. The CIC filters are widely used in high speed wireless communication systems since they have multiplier-less and multi-rate low-power structure. Even conventional non-recursive CIC structure is multi-rate this architecture can be structured only in case of M-th power-of-two decimation factor. This paper proposes that muli-rate non-recursive CIC architecture can be structured with an any decimation factor of product form. Power consumption of the proposed architecture is compared with that of the conventional non-recursion architecture.

• 한국위성정보통신학회논문지
• /
• 제5권1호
• /
• pp.32-37
• /
• 2010

다중채널 신호처리 알고리즘은 사용 주파수 대역의 가변성, 효율적인 전송전력 할당, 서로 다른 전송률과 대역을 요구하는 서비스 형태를 충족시키기 위한 가변 주파수 대역 변환을 요구한다. 다중채널 시스템의 다중 반송파 신호에 대하여 역다중화/다중화화를 통한 주파수 대역 재할당의 방식에는 개별채널 방식, 다단트리 방식, 블록 방식이 있다. 본 논문에서는 다중 반송파 신호의 채널 대역을 가변할 수 있는 향상된 개별채널 처리 알고리즘을 제안한다. 제안된 알고리즘은 CIC 필터(cascaded integrator comb filter)와 half-band필터를 이용해 데시메이션(decimation)과 인터폴레이션(inter-polaration)을 수행하며, FIR low-pass필터를 통해 다중 반송파 신호에서 각 부채널을 필터링 (filtering)하여 채널 대역을 재할당한다. 전산모의 실험을 통해 역다중화와 다중화에 의해 가변 채널 대역의 변환이 효율적으로 이루어지는 것을 확인하였다.