• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2016년도 춘계학술대회
• /
• pp.693-695
• /
• 2016

무작위와 체계적인 것에 의한 지터를 제어하는 지연고정 루프가 소개 되었다. AC는 연속적인 지연단의 지연 시간을 평균화 하고 모든 지연 단의 지연시간을 동일하게 한다. 지연위상고정을 기반으로한 0.18um CMOS공정으로 제작된 클럭 발생기의 측정결과는 13.4ps rms 지터 크기를 보였다.

• 한국통신학회논문지
• /
• 제12권2호
• /
• pp.124-132
• /
• 1987

본 논문에서는 주파수 도약시 천이상태에서 발생하는 주파수의 오차를 없애기 위하여 새로운 형태의 개폐루프 교대 주파수합성기를 개발하였다. 본 주파수합성기는 단일 위상비교기(PC), 두 개의 저역통과여파기(LPF), 두 개의 전압제어발진기(VCO), 스윗칭소자, 가변분주기 및 주파수도약제어기로 구성되어 있으며 스윗칭 동작에 의해 안정된 출력주파수를 얻게 된다. 아울러 본 주파수합성기의 회로구성상 개루프에서 외부회로의 인가가 용이할 것으로 생각된다.

• 조명전기설비학회논문지
• /
• 제17권1호
• /
• pp.116-123
• /
• 2003

본 논문에서는 SMPS의 교류 입력측 역률을 개선시킬 수 있는 전치 레귤레이터로서 interleaved 승압형 컨버터를 관하여 연구하였다. Interleaved 승압형 역률보상 컨버터(IBPFC)는 입력전류를 두 개의 스위칭 소자에 의하여 50%씩 나누어져 흐르게 함으로써, 내부 전류제어 루프 얼이 전압제어 루프만으로 제어계를 구성하여 입력전류 리플을 줄일 수 있다. 즉, IBPFC를 구성하는 각각의 부스트 컨버터 cell을 불연속 전류모드로 동작시키더라도 전체적인 입력전류의 파형은 연속이 되어 입력전류 리플이 감소하게 된다. 불연속 전류모드로 동작하는 IBPFC를 해석하기 위하여 스위칭 상태에 따라서 6개의 모드로 구분하여 상태방정식을 구하였다. 또한, 각 상태방정식을 상태공간 평균화법을 이용하여 모델링하고, 미소변동분을 고려한 소신호 해석을 통하여 제어전달함수를 구할 수 있다. 또한, 제어전달함수를 이용하여 단일 전압제어 루프를 가지는 제어계를 설계하였으며, 이러한 해석 및 설계를 바탕으로 실험을 통하여 IBPFC의 역률개선 및 리플저감을 확인하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2014년도 전력전자학술대회 논문집
• /
• pp.552-553
• /
• 2014

본 논문은 인버터 독립운전모드에서의 출력 전압 제어 방식을 다루고있다. 본 논문은 계통 연계 모드와 독립 운전 모드간의 모드 절환이 가능한 계통 연계형 인버터 출력단에 비선형 불평형 부하 연결시 발생하는 출력전압 왜곡현상에 대처하기위해 기존에 주로 사용되는 PI 제어를 이용한 방식을 대신해 고정좌 좌표계 또는 abc natural 프레임 하에서 사용되는 PR 제어를 사용하여 고조파 보상을 수행하였으며 추가적으로 계통 연계 모드시 외부 PR 출력 전류 루프와 내부 PR 출력 전압 루프를 가지는 제어기를 제안하였고 이러한 제어 방식이 계통 연계 모드의 출력 전압 THD 성능개선에 효과적임과 동시에 또한 모드 변환시의 동특성을 좀더 개선할 수 있다는 점을 입증하였다.

• 전자공학회논문지
• /
• 제51권6호
• /
• pp.63-70
• /
• 2014

본 논문에서는 낮은 분주비의 분주기를 갖는 위상고정루프에 주파수 체배기를 이용하여 잡음 특성을 개선한 위상고정루프 클럭 발생기를 제안하였다. 전압제어발진기에서 각 지연단의 지연 정도를 지연변화-전압 변환기를 이용하여 전압의 형태로 출력한다. 평균값 검출기를 이용하여 지연변화-전압 변환기 출력 전압의 평균값을 만들어 지연단의 위상 흔들림을 제어하는 전압으로 인가하여 지터를 줄일 수 있다. 제안된 클럭 발생기는 1.8V $0.18{\mu}m$ CMOS 공정을 이용하여 시뮬레이션은 출력 신호의 peak-to-peak 지터값은 11.3 ps이었다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2014년도 추계학술대회 논문집
• /
• pp.135-136
• /
• 2014

본 논문은 계통연계형 인버터를 위한 비례공진제어 기반의 케스케이드전류-전압 제어기 설계에 대해 다루고있다. 인버터가 계통연계모드로 동작할 때 인버터는 계통의 보조 전력원으로서의 역할을 하기 때문에 전류원으로 정의된다. 이때 LCL 필터가 연결된 계통연계형 인버터의 출력 LC 단에 비선형 지역적 부하가 연결될 경우 기존의 단일 전류 제어기만으로는 비선형 부하로 인한 고조파 왜곡에 대처하기 힘들고 독립운전모드와의 모드절환시 매끄러운 과도 특성을 보장하기 힘들다. 따라서 본 논문에서는 비례다중공진제어기를 활용한 내부 출력 전압, 외부 출력 전류 루프로 구성된 케스케이드 전류-전압 제어기를 제안하였고 제안된 방식이 고조파 보상과 모드 절환시의 매끄러운 과도 특성에 효력을 보임을 PSIM 시뮬레이션을 통해 검증하였다.

• 한국정보통신학회논문지
• /
• 제18권2호
• /
• pp.408-414
• /
• 2014

본 논문에서는 125 MHz 목표 주파수의 51-위상 출력 클록을 가지는 전하 펌프 위상 고정 루프(PLL)를 제안한다. 제안된 위상 고정 루프는 51-위상 클록을 출력하면서 최대 동작 주파수를 확보하기 위해 세 개의 전압 제어 발진기(VCO)를 사용한다. 17 단의 지연 소자는 각각의 전압 제어 발진기를 구성하며, 51-위상 클록 사이의 위상 오차를 줄이는 저항 평준화 구조는 세 개의 전압 제어 발진기를 결합시킨다. 제안된 위상 고정 루프는 공급전압 1.0 V의 65 nm 1-poly 9-metal CMOS 공정을 사용한다. 동작 주파수 125 MHz에서 시뮬레이션된 출력 클록의 peak-to-peak 지터는 0.82 ps이다. 51-위상 출력 클록의 차동 비선형성(DNL)과 적분 비선형성(INL)은 각각 -0.013/+0.012 LSB와 -0.033/+0.041 LSB이다. 동작 주파수 범위는 15 ~ 210 MHz이다. 구현된 위상 고정 루프의 면적과 전력 소모는 각각 $580{\times}160{\mu}m^2$과 3.48 mW이다.

• 한국통신학회논문지
• /
• 제19권9호
• /
• pp.1692-1701
• /
• 1994

이미 상용화된 시뮬레이터인 PSPICE의 기본적인 변형없이 새로운 소자나 시스템을 시뮬레이션하는데 있어 유용한 설계기법인 매크로모델링 기법을 이용하여 위상동기루프를 설계하였다. 위상동기루프는 위상 검출기와 전압제어 발진기, 루프 필터로 이루어져 있고, 이 중 위상 검출기와 전압제어 발진기를 매크로모델링 하였다. 루프 필터단은 외부에서 연결하도록 되어 있으며, 본 논문에서는 간단한 RC 저역통과 필터를 사용하였다. LM565CN PLL의 데이타 시트를 기준으로 설계한 매크로모델 파라미터로 시뮬레이션한 결과, 자유발진 주파수 2.5KHz에서 upper lock range와 lower lock range는 각각 1138Hz, 1500Hz였고, upper capture range와 lower capture range는 563Hz, 437Hz였다. 또한 실험결과와 시뮬레이션 결과가 일치함을 확인하였다.

• 한국항공우주학회지
• /
• 제38권3호
• /
• pp.228-235
• /
• 2010

본 논문에서는 틸트로터 항공기의 회전익 모드에 대한 자율비행 유도제어 알고리즘을 적응제어기법을 이용하여 설계하는 것이다. 이를 위해 우선 출력기반 근사적 궤환선형화 기법을 통하여 알고리즘의 내부루프를 구성하고 그로부터 발생하는 모델오차를 단일 은닉층-신경망을 적용하여 상쇄하였다. 그리고 리아푸노프 안정성 이론에 따른 적응제어 갱신법칙은 선형 관측기를 기반으로 설계하였다. 나아가 외부루프는 경로점 유도법칙으로부터 생성되는 궤적을 추종하도록 하였으며 특히 엄밀한 자동착륙 궤적추종 성능 향상을 위하여 방향각 및 비행경로각 시선유도법칙을 설계하였다. 틸트로터 비선형 모델 시뮬레이션 결과는 콜렉티브 입력에서 보이는 순간적인 작동기 포화현상 이외에는 만족할 만한 안정성과 추종성능을 보여 주고 있다.

• 한국정보통신학회논문지
• /
• 제21권2호
• /
• pp.339-344
• /
• 2017

본 논문에서는 Early-late detector, Duty-rate modulator, 그리고 LSI(Lock Status Indicator)를 사용하여 작은 크기와 빠른 위상고정 시간을 갖는 위상고정루프를 제안하였다. 제안된 위상고정루프는 작은 용량을 가진 하나의 커패시터를 사용하게 됨으로써 칩의 크기를 결정하는 루프필터의 크기가 작아지게 되어 크기를 최소화 하였다. 기존의 전하펌프와 달리 2개의 전하펌프를 사용하여 하나의 커패시터를 사용하더라도 2차 루프필터를 사용 한 것과 같은 전압파형을 만들어 줌으로써 위상을 고정시킬 수 있다. 2개의 전하펌프는 UP, DN신호 위상의 빠르기를 감지해주는 Early-late detector와 일정한 비율의 파형을 만들어주는 Duty-rate modulator에 의해 제어된다. LSI회로를 사용함으로써 빠른 위상고정시간을 얻을 수 있다. 제안된 위상고정루프는 1.8V $0.18{\mu}m$ CMOS 공정을 사용하여 설계하였고, Hspice 시뮬레이션을 통해 회로의 동작을 검증하였다.