• 대한전자공학회논문지SD
• /
• 제39권6호
• /
• pp.51-58
• /
• 2002

본 논문에서는 ECL macrocell array를 사용하여 155/311 Mb/s급 MUX/DEMUX 소자를 단일소자로 설계하였다. 이 소자는 초고속 전송망의 전송노드 역할을 하는 2.5 Gb/s SDH 전송시스템에 적용되어 51Mb/s의 병렬 데이터를 155 Mb/s(혹은 311 Mb/s)의 직렬 데이터로 비트 교직 다중화 하거나 155 Mb/s(혹은 311 Mb/s) 직렬 데이터를 51 Mb/s의 병렬 데이터로 비트 교직 역 다중화 하는 기능을 수행한다. 소자의 저속부는 TTL로 접속되며 고속부는 100K ECL로 접속되며 모토롤라 ETL3200 macrocell array로 제작되었다. 설계 제작된 소자는 180° 의 311 Mb/s 데이터 입력 Phase margin을 가지며 출력 데이터 skew는 220 ps로 평가되었다.

• 한국멀티미디어학회논문지
• /
• 제9권1호
• /
• pp.23-32
• /
• 2006

본 논문에서는 언어모델과 음향모델을 개선함으로써 단위 숫자음의 인식성능 최적화에 대해 설명한다. 언어모델은 한국어 단위 숫자음 문장의 문법적 특징을 분석하고, Finile State Network(FSN) 노드를 두 음절로 구성하여 오 인식률을 감소시켰다. 음향모델은 단 음절로 구성되어 발성기간이 짧고 조음이 많이 생기는 불명확한 음소, 음절의 분할로 인한 오 인식을 줄이기 위해 인식단위를 반음절 쌍으로 하였다. 인식단위의 특징을 효과적으로 모델링하기 위해 특징부분에서 K-means 알고리즘으로 군집화 하여, 상태를 분할하는 변형된 연쇄 상태 분할방법을 이용하였다. 실험 결과 제안된 언어모델의 적용 후 동일 문맥종속 음소모델에서 10.5%, 음향모델에서 인식단위를 반음절 쌍으로 하였을 경우 문맥종속 음소모델에 비해 12.5%, 변형된 연쇄 상태분할을 하였을 경우 1.5%의 인식률을 향상시킬 수 있었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2007년도 추계종합학술대회
• /
• pp.830-833
• /
• 2007

본 논문에서는 두 개의 17비트 오퍼랜드를 radix-4 Booth's algorithm을 이용하여 곱셈 연산을 수행하는 곱셈기에 대한 효율적인 풀커스텀 디자인에 대한 테스트 방법을 제안하였다. 클럭 속도를 빠르게 하기 위하여 2단 파이프라인 구조로 설계하였고 Wallace tree 부분의 레이아웃을 규칙적으로 하기 위해서 4:2 CSA(Carry Save Adder)를 사용하였다. 회로는 하이닉스반도체의 0.6-um 3-Metal N-well CMOS 공정을 사용하여 칩으로 제작되었다. 제안된 테스트 방법을 사용하여 관찰해야 하는 노드의 수를 약 88% 줄여 효율적으로 고장 시뮬레이션을 수행하였다. 설계된 곱셈기는 9115개의 트랜지스터로 구성되며 코어 부분의 레이아웃 면적은 약 $1135^*1545$ um2 이다. 칩은 전원전압 5V에서 약 24MHz의 클럭 주파수로 동작한다. 제안된 테스트 방법은 풀커스텀 방식의 곱셈기를 비롯한 대부분의 커스텀 설계 회로에 적용이 가능하다.

• 한국정보처리학회논문지
• /
• 제5권5호
• /
• pp.1333-1344
• /
• 1998

마이크로 커널 기반 운영체제는 종래의 통합커널에 비해 비교적 속도가 늦지만 운영체제 모듈성, 이식성 측면에서 장점이 있어 다중컴퓨터 시스템에 적합하다. 다중컴퓨터 시스템용 운영체제가 시스템의 기능을 원활하게 수행할 수 있도록 하기 위해서는 부트 시의 정보를 이용하여 처리기의 각 장치 및 메모리를 시스템에 알맞게 초기화하여야 할 것이다. 본 논문에서는 OSF/1 AD3를 기반으로 한 운영체제인 고속병렬컴퓨터의 OSF/1 AD3 MISIX 마이크로 커널 초기화에 대해 기술한다. 클러스터링 기반 고속병렬처리 시스템인 고속병렬컴퓨터의 초기화를 부트, 하드웨어 관련 초기화, 메모리 주소공간 구축 등의 관점에서 기능을 소개하고, 이를 시험한 내용을 시험 환경을 바탕으로 기술한다. 구현된 마이크로 커널은 운영체제 이식 작업의 일부로 4개의 처리기를 갖는 단일노드 시스템에서 시험이 이루어졌다.

• 한국통신학회논문지
• /
• 제30권8B호
• /
• pp.514-524
• /
• 2005

광 버스트 스위칭 망은 Ingress 에지 라우터에서 입력된 If 패킷을 모아서 데이터 버스트를 생성하고 과도한 프로세싱 오버헤드 없이 효율적인 버스트 교환을 수행하기 위하여 채널에 대한 예약을 목적으로 데이터 버스트보다 offset 시간 이전에 제어 패킷을 전송하여 파장 채널을 예약한다. 따라서 OBS 방식은 광 계층에서 버퍼에 의존하지 않고 단방향 예약 방식으로 빠르게 투명성을 지닌 광전송 경로를 설정할 수 있다. 그러나 링크 장애와 같은 망 장애가 발생할 경우 광 버스트 스위칭 망의 단 방향 예약 특성 때문에 데이터 버스트의 많은 손실이 발생하게 되어 트래픽 QoS에 심각한 영향을 초래하게 된다. 따라서 본 논문에서는 광 버스트 스위칭 망에서 장애 발생시에도 손실되는 버스트를 최소화하여 QoS를 보장할 수 있도록 Ingress 에지 라우터에서는 부 반송파 다중화 방식 기반의 버스트 생성 및 전송모듈 구조를 설계하고 코어 망에서는 신속한 장애 복구가 가능한 혼합형 장애 복구 기법을 제안하였다. 또한 제안된 기법의 성능 평가를 위하여 망 장애 발생에 따른 버스트 손실률, 버스트 처리율 및 망 자원 사용량 관점에서 기존의 기법과 비교 평가하였다.

• 한국시뮬레이션학회논문지
• /
• 제20권3호
• /
• pp.41-48
• /
• 2011

무선 통신 기술이 발전함에 따라 스마트폰을 비롯한 무선 네트워크 기반의 휴대용 무선 단말기가 비약적으로 발전하여, 고성능 컴퓨터와 비슷한 성능의 제품이 출시되고 있다. 이에 따라 기존의 컴퓨터에서 수행하던 작업을 휴대용 무선 단말기에서 수행하려는 연구가 활발히 진행되고 있다. 지금까지 시뮬레이션은 고성능의 컴퓨팅 자원을 충족한 컴퓨터를 이용하여 수행해왔다. 이는 공간적인 제약에서 벗어날 수 없다는 문제점을 안고 있다. 휴대용 무선 단말기는 무선 네트워크를 이용하여 유선 환경에 비해 공간적인 제약에서 벗어날 수 있다는 장점을 지니고 있다. 본 논문에서는 분산 시뮬레이션을 위한 휴대용 무선 단말기기반의 시뮬레이션 환경을 제안한다. 이를 위해 도심의 이동 노드의 시뮬레이션을 단일의 고성능 컴퓨터에서 시뮬레이션을 수행한 경우와 다수의 유선 및 무선 네트워크 환경의 단말기에서 분산 시뮬레이션을 수행한 경우에 대하여 시뮬레이션 수행시간을 비교하고자 한다. 이를 통해 휴대용 무선 단말기의 분산 시뮬레이션 객체로서의 효용 가능성을 확인하고, 공간 제약에서 벗어나 다양한 유선 및 무선 네트워크 환경에서 분산 시뮬레이션을 수행함으로써 보다 짧은 시간 안에 시뮬레이션을 수행할 수 있음을 보여준다.

• 센서학회지
• /
• 제20권2호
• /
• pp.137-144
• /
• 2011

Wireless sensor network(WSN) has the potential to greatly effect many aspects of u-healthcare. By outfitting the potential with WSN, wearable sensor node can collects real-time data on physiological status and transmits through base station to server PC. However, there is a significant gap between WSN and healthcare. WSN has the limited resource about computing capability and data transmission according to bio-sensor sampling rates and channels to apply healthcare system. If a wearable node transmits ECG and accelerometer data of 4 channel sampled at 100 Hz, these data may occur high loss packets for transmitting human activity and ECG to server PC. Therefore current wearable sensor nodes have to solve above mentioned problems to be suited for u-healthcare system. Most WSN based activity and ECG monitoring system have been implemented some algorithms which are applied for signal vector magnitude(SVM) algorithm and ECG noise algorithm in server PC. In this paper, A wearable sensor node using integrated ECG and 3-axial accelerometer based on wireless sensor network is designed and developed. It can form multi-hop network with relay nodes to extend network range in WSN. Our wearable nodes can transmit 1-channel activity data processed activity classification data vector using SVM algorithm to 3-channel accelerometer data. ECG signals are contaminated with high frequency noise such as power line interference and muscle artifact. Our wearable sensor nodes can remove high frequency noise to clear original ECG signal for healthcare monitoring.

• 대한토목학회논문집
• /
• 제39권5호
• /
• pp.613-621
• /
• 2019

지하철역사의 일반적인 환승통행은 노선간환승과 역사환승을 의미한다. 노선간환승은 다른 두 노선의 열차를 갈아타기 위하여 환승통로와 같은 수평보행시설을 통해 이동한다. 역사환승은 스마트카드 진출입 단말기노선과 승하차 열차노선이 다른 상황에서 발생하는 보행통행으로 계단, 에스컬레이터와 같은 수직보행시설을 이용하면서 환승통로를 함께 이용하는 통행이다. 이러한 환승의 가정은 지하철 네트워크를 운행하는 모든 노선은 완행 또는 급행의 단일노선에 한정되었다는 한계를 포함하고 있다. 따라서 완행과 급행이 동일노선으로 운영되는 상황에서 노선내에서 발생되는 환승에 대한 검토가 수행되지 않았다. 노선내환승은 메트로9호선과 같이 급행 및 완행 정차역이 동일노선에서 운행되는 상황에서 발생한다. 본 연구는 스마트카드 자료기반의 급행 및 완행열차가 동일노선에 존재하는 지하철네트워크를 대상으로 노선내환승을 분석하는 방법론을 구축한다. 이를 위해 급행 및 완행열차를 분리하기 위한 네트워크확장기법을 구축하고 최소시간경로를 선택하는 과정에서 동일 노선의 내부 환승이 재현되는 경로선택모형을 제안한다.

• 한국인터넷방송통신학회논문지
• /
• 제19권1호
• /
• pp.63-68
• /
• 2019

최근 들어 스마트 팩토리, 차량 내 통신망, 광대역 전력망 등 다양한 응용분야에서 단대단 네트워크 지연시간(End-to-end network delay)에 대하여 엄격한 제한(bound)을 요구하고 있다. 이에 따라 기존 Integrated Services (IntServ) 프레임워크에서의 플로우 기반 스케줄러를 바탕으로 하는 해법들이 다시 제안되고 있다. 하지만 많은 수의 플로우를 구분하여 스케줄 하는 것은 복잡도가 커서 구현하기 어렵다. 차선책인 Class기반 스케줄러는 노드를 지나면서 burst가 기하급수적으로 커지기 때문에 지연시간을 제한하기 어렵다. 이에 따라 트래픽 regulator와 class 기반 스케줄러를 앞뒤로 배치하여 burst의 크기를 줄이면서 동시에 스케줄러의 복잡도를 낮추려는 연구가 등장하고 있다. 본 연구에서는 이러한 regulator와 스케줄러가 하나의 서버에서 간단히 구현되는 방안을 제시하고 성능을 분석하여 대규모 네트워크에서도 수 ms 이내의 최대 delay를 보장함을 보였다.

• 한국인터넷방송통신학회논문지
• /
• 제22권4호
• /
• pp.67-72
• /
• 2022

본 논문에서는 60 nm GaN/Si HEMT 공정을 사용하여 전력증폭기(Power Amplifier)의 설계를 제시하였다. 고주파 설계를 위하여 맞춤형 트랜지스터 모델을 구성하였다. Output stage는 저손실 설계를 위해 마이크로스트립 라인을 사용하여 회로를 구성하였다. 또한 RC 네트워크로 구성된 Bias Feeding Line과 Input bypass 회로의 AC Ground(ACGND) 회로를 각각 적용하여 DC 소스에 연결된 노드의 최소임피던스가 RF회로에 영향을 미치지 않도록 하였다. 이득과 출력을 고려하여 3단의 구조로 설계되었다. 설계된 전력증폭기의 최종 사이즈는 3900 ㎛ × 2300 ㎛ 이다. 중심 주파수에서 설계된 결과는 12 V의 공급 전압에서 15.9 dB의 소 신호 이득, 29.9 dBm의 포화 출력(Psat), 24.2 %의 PAE를 달성하였다.