• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.418-418
• /
• 2014

나노임프린트 공정으로 제작된 동일한 형태의 패턴 구조를 변형하거나, 표면의 특성을 조절하는 것은 임프린트 공정의 응용성을 높일 수 있는 유용한 기술이다. 본 연구진은 플라즈마와 열처리를 통하여 임프린트 나노패턴의 크기를 변형하는 연구[1]와 나노구조의 형태에 따른 표면특성의 변화 연구[2]를 수행한 바 있는데, 본 연구에서는 나노임프린트 패턴의 구조 및 표면특성을 단일 칩 내에서 연속적으로 변화하도록 제작하는 방법에 관해 고찰하였다. 나노임프린트 공정으로 제작한 패턴을 반응성이 연속적으로 변화하도록 고안된 산소 플라즈마 장치에서 식각하여 구조를 연속적으로 변형하고, 전자현미경(SEM)과 원자힘현미경(AFM), 집속이온빔(FIB) 등을 통해 표면과 단면을 확인하였으며, 구조변형 이후의 후처리에 따른 접촉각 등의 변화를 관찰하여 임프린트 나노구조 패턴 표면의 화학적 특성을 조절하는 방법을 탐구하였다. 본 연구 결과는 단일한 모 패턴으로부터 다양한 크기의 패턴을 제작하고 화학적 특성을 조절하는 것이 가능함을 보이는 것으로서, 향후 이러한 연속적 변화를 갖는 미세구조를 이용하여 혼합 물질의 분리 및 바이오 물질의 검출 등에 응용할 수 있을 것으로 기대된다.

• Proceedings of the KSR Conference
• /
• 2008.06a
• /
• pp.572-578
• /
• 2008

As the railway transportation is getting faster and its operation speed has increased rapidly, its signal control has been complicated. For real time signal processing it is very important to prohibit any critical error from causing the system to malfunction. Therefore, handling complicated signals effectively while maintaining fault-tolerance capability is highly expected in modern railway transportation industry. In this paper, we suggest an SoC (Sytem-on-Chip) design method to integrate these complicated signal controlling mechanism with fault tolerant capability in a single chip. We propose an SoC solution which contains a high performance 32-bit embedded processor, digital filters and a PWM unit inside a single chip to implement ATO's, ATC's, ATP's and ATS's digital signal-processing units. We achieve an enhanced reliability against the calculation error by adding fault tolerance features to ensure the stability of each module.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2002.11b
• /
• pp.897-900
• /
• 2002

인터넷은 공개된 네트워크이므로 사용자에게 편리성을 제공하지만 정보통신 시스템의 보호취약점이 심각하게 노출되기 시작하면서 보호의 필요성에 대한 인식이 높아지고 있어 정보보호 산업은 정보산업과 전반적인 발전뿐만 아니라 국가전략차원에서도 가장 중요한 요소의 하나로 부각되고 있다. 본 논문에서는 기밀성 제공 측면에서 가장 널리 쓰이는 블록 암호 알고리즘의 국내 표준인 SEED와 차세대 암호 알고리즘으로 미연방 표준인 AES Rijndael을 단일칩으로 통합 구현하였다. 두 알고리즘 모두 라운드 변환을 반복 처리하는 구조를 채택하였으며, 자원을 최대한 공유할 수 있도록 설계하였다. 설계된 암호 프로세서는 Xilinx XCV-1000E FPGA로 구현, 테스트 보드 상에서 기능을 검증하였다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2010.05a
• /
• pp.258-261
• /
• 2010

The existing underwater acoustic communications modem is developing based on commercial products, so it is possible on functionality and performance of under water acoustic communications modem implementation. But the production of development system is required to single platform system implementation at the system' s size and cost. So this thesis designs and implements the signal processing module as an important role to single hardware platform production of underwater acoustic communication modem by using TigerSHARC DSP chip.

• Proceedings of the KIEE Conference
• /
• 1995.07a
• /
• pp.303-307
• /
• 1995

The pulse width modulated inverters based on fully digitalized method are becoming an industrial standard. This paper describes a real time generation of fully digitalized PWM pulses and its realization by single chip microprocessor. To verify the effectiveness of the proposed technique, the algorithm is implemented by using single chip microprocessor, 8097BH. The proposed method is compared with the well known triangular comparison method through experimental results, and the speed control of a motor is experimentally done by voltage-to-frequency constant control based on the proposed PWM generation method.

• IEMEK Journal of Embedded Systems and Applications
• /
• v.16 no.6
• /
• pp.241-246
• /
• 2021

In this paper, we developed the evaluation system for the active noise control so that the algorithms can be easily evaluated in real-time on the system. We implemented the active noise controller based on a single-chip with only additional op-amps for signal conditioning because the TMS320C280049 MCU includes almost all necessary peripherals for the active noise controller. Due to the difficulty in testing algorithms on embedded-type hardware unlike in computer simulation, we also developed GUI-based evaluation software which makes it simple to test algorithms on the hardware. Using the GUI software, we can optimize the parameters of the algorithms with ease in a specific noise environment because the parameters can be adjusted in real-time when the algorithm is running on the hardware.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2014.10a
• /
• pp.953-955
• /
• 2014

최근 차량 충돌 방지를 위한 다양한 기술이 상용화되고 있다. FMCW 기반의 레이더 시스템은 구현의 용이성으로 많은 상용차에서 전면 충돌 방지 시스템에 적용되고 있다. 측면 충돌 방지를 위한 BSD(Blind Spot Detection)와 차선변경 보조 시스템(LCA, Lane Change Assistant system)에서는 전방 레이더보다 인식거리가 줄어들고 갱신율이 낮아지므로 고속 FFT 등을 수행하는 신호처리부를 저가격으로 설계가 가능할 것이다. 본 연구에서는 TI사의 MCU인 F28335를 사용하여 근거리를 인식하는 신호처리부를 설계하였다. 이 MCU는 16채널 12bit ADC와 68KB RAM 및 512KB 플래시 메모리를 내장하고, 150MHz 부동소수점 연산을 지원하여 단일 칩으로 신호처리부의 구현이 가능하다. 구현된 시스템은 20m내외의 거리에 있는 장애물에 대하여 10Hz로 갱신이 가능하여 BSD를 위한 기본 기능이 확인되었다. 이러한 구현은 이전의 고가의 DSP나 FPGA를 사용하지 않고 15$이내의 단일 MCU와 간단한 아날로그 회로로 설계되어 저가격의 시스템으로 상용화가 가능할 것이다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2011.04a
• /
• pp.119-122
• /
• 2011

GPS 의 사용이 어렵거나 불가능한 실내 환경 등에서 사물이나 사람의 위치를 카메라가 추적할 수 있도록 하는 문제에 대해 많은 연구가 진행되고 있다. 이를 가능 하도록 하기 위해서는 작은 크기의 이동 장치와 센서 노드간 밀접한 통신이 필수이다. 본 연구에서는 무선 수신/송신 장치인 센서 노드를 이용하여 고정 된 수신-센서 노드와 이동 송신 노드를 이용하여 효율적이고 다수의 목표물을 추적할 수 있는 위치 추적 시스템을 설계하는 기법을 연구하고, 실제 알고리즘을 구성하였다. 그리고 휴대성을 높이고 위치 추적 알고리즘 계산을 효율적으로 할 수 있도록 알고리즘을 SoC(단일칩 시스템, System on Chip)로 설계하여 시스템의 확장성을 확보하는 방법을 제시하고자 한다.

• Journal of IKEEE
• /
• v.13 no.2
• /
• pp.101-107
• /
• 2009

Growth in the VLSI process and design technology is resulting into a continuous increase in the number of IPs on a chip to form a system. Because of many IPs on a single chip, efficient communication between IPs is essential. We propose a dynamically reconfigurable 3-layer bus structure which can adapt to the pattern of data transmission to achieve an efficient data communication between various IPs. The proposed 3-layer bus can be reconfigured to multi-single bus mode, and single-multi bus mode, thus providing the benefits of both single-bus and multi-bus modes. Experimental results show that the flexibility of the proposed bus structure can reduce data transmission time compared to the conventional fixed bus structure. We incorporated the proposed bus structure in a JPEG system and verified that the proposed structure achieved an average of 22% improvement in time over the conventional fixed bus structure.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.12 no.1
• /
• pp.357-363
• /
• 2011

This paper presents a simple LCD CCFL-backlight resonant inverter. First, in introduction various conventional inverter topologies for the CCFL are reviewed, briefly, and then, in each main subject the proposed inverter is explained, in detail. The proposed inverter utilizes a new class-E resonant circuit with a single-switch and is controlled by a single-chip microcontroller, which is very simple. Moreover, the proposed inverter can ensure resonant zero voltage switching (ZVS) under most operating conditions and performs simply the digital dimming control. It is shown through experimental results that the proposed inverter has good performance for the LCD CCFL-backlight.