• Title/Summary/Keyword: 단위 연산

Search Result 419, Processing Time 0.026 seconds

An Operation-Based Model of Version Storage and Consistency Management for Fine-Grained Software Objects (미세 단위 소프트웨어 객체를 위한 연산 기반 버전 및 일관성 관리 모델)

  • Rho, Jung-Kyu;Wu, Chi-Su
    • Journal of KIISE:Software and Applications
    • /
    • v.27 no.7
    • /
    • pp.691-701
    • /
    • 2000
  • Software documents consists of a number of objects and relationships between them, and structure of documents can be changed frequently. In this paper, we propose a version storage and consistency management model for fine-grained software objects based on operations applied to edit software objects. An object has an interface and can be updated only through operations defined in its interface. Operations applied to objects are recorded in the operation history, which is used to retrieve versions of a document and manage consistency between documents. Because versions of an object are stored and retrieved using the operation delta, it is not needed to compare versions of a document to extract delta and it is easy to identify the changes between versions in order to propagate the changes. Consistencies between documents are managed using dependencies between objects and kinds of the operations applied to the objects. Therefore unnecessary version propagation can be avoided. This paper presents a formal model of version retrieval and consistency management at the fine-grained level based on operations applied to the objects.

  • PDF

Correct Implementation of Sub-warp Parallel Prefix Operations based on GPU Hardware Architecture (GPU 하드웨어 아키텍처 기반 sub-warp 단위 병렬 프리픽스(prefix) 연산의 정확한 구현)

  • Park, Taejung
    • Journal of Digital Contents Society
    • /
    • v.18 no.3
    • /
    • pp.613-619
    • /
    • 2017
  • This paper presents a CUDA (Compute Unified Device Architecture) code to achieve correct GPU parallel segmented prefix operation results with less than 32 segment length for large data arrays. Mark Harris and Michael Garland had published CUDA code to address the tasks. This paper shows that their code does not generate correct results when the local segment length is less than 32, discusses the cause of the problem, and presents a CUDA code that generates correct results. The segmented parallel prefix operation presented in this paper can be applied as a building block to various large parallel processing algorithms including the k-nearest neighbor search problems.

A Built-in Redundancy Analysis for Multiple Memory Blocks with Global Spare Architecture (최적 수리효율을 갖는 다중 블록 광역대체 수리구조 메모리를 위한 자체 내장 수리연산회로)

  • Jeong, Woo-Sik;Kang, Sung-Ho
    • Journal of the Institute of Electronics Engineers of Korea SD
    • /
    • v.47 no.11
    • /
    • pp.30-36
    • /
    • 2010
  • In recent memories, repair is an unavoidable method to maintain its yield and quality. Although many word oriented memories as well as embedded memories in system-on-chip (SOC) consists of multiple local memory blocks with a global spare architecture, most of previous studies on built-in redundancy analysis (BIRA) algorithms have focused on single memory block with a local spare architecture. In this paper, a new BIRA algorithm for multiple blocks with a global spare architecture is proposed. The proposed BIRA is basd on CRESTA which is able to achieve optimal repair rate with almost zero analysis time. In the proposed BIRA, all repair solutions for local memory blocks are analyzed by local analyzers which belong to each local memory block and then compared sequentially and judged whether each solution can meet the limitation of the global spare architecture or not. Experimental results show that the proposed BIRA achieves much faster analysis speed compared to previous BIRAs with an optimal repair rate.

Optimal Bit-level Arithmetic Optimization for High-Speed Circuits (고속 회로를 위한 비트 단위의 연산 최적화)

  • 엄준형;김영태;김태환;여준기;홍성백
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2000.04a
    • /
    • pp.21-23
    • /
    • 2000
  • 고속 회로 합성에 있어서, Wallace 트리 스타일은 연산을 위한 가장 효율적인 수행방식의 하나로 인식되어 졌다. 그러나, 이러한 방법은 빠른 곱셈기의 수행이나 여러 가지 연산수행에 있어, 입력 시그널을 고려하지 않은 일반적인 구조로 수행되어졌다. 본 논문은 연산기에 있어서 이러한 제한점을 극복하는 문제를 다룬다. 우리는 캐리-세이브 방법을 덧셈, 뺄셈, 곱셈이 혼합되어 일T는 일반적인 연산 회로에 적용한다. 그 결과 효율적인 회로를 생성하며, 시그널들이 임의의 도달시간에 대해 회로의 도달시간을 최적화 한다. 또한, 우리는 최적 지연시간의 캐리-세이브 가산회로를 생성하는 효율적인 알고리즘을 제안하였다. 우리는 이러한 최적화 방법을 여러 고속 디지털 필터에 적용시켜 보았고 이는 기존의 비트 단위가 아닌 캐리-세이브 수행방법보다 5%에서 30%사이의 수행시간 향상을 가져왔다.

  • PDF

A Study for a real-time variety region(object) extraction algorithm to implement MPEG-4 based Video Phones. (MPEG-4 기반의 영상전화기 구현을 위한 실시간 변환영역(객체) 추출에 관한 알고리즘)

  • Oh, In-Gwon;Shon, Young-Woo;Namgung, Jae-Chan
    • The Journal of Korean Institute of Communications and Information Sciences
    • /
    • v.29 no.1C
    • /
    • pp.92-101
    • /
    • 2004
  • This paper proposes a algorithm to extract the variety region (object) from video for the real-time encoding of MPEG-4 based. The previous object segmentation methods cannot used the videophone or videoconference required by real-time processing. It is difficult to transfer a video to real-time because it increased complexity for the operation of each pixel on the spatial segmentation and temporal segmentation method proposed by MPEG-4 Working Group. But algorithm proposed for this thesis not operates a pixel unit but operates a macro block unit. Thus this enables real-time transfer. But this algorithm cannot extract several object for a image using proposed algorithm as previous algorithm. On system constructed by encoder and decoder. A proposed algorithm inserted for encoder as pre-process.

Motion Estimation Architecture for Low Memory Access in H.264/AVC (메모리 접근 감소를 위한 움직임 예측기)

  • Choi, Min-Seok;Lee, Seong-Won
    • Proceedings of the Korean Society of Broadcast Engineers Conference
    • /
    • 2010.07a
    • /
    • pp.432-434
    • /
    • 2010
  • 움직임 추정(ME)은 동영상 압축에서 영상 화질과 인코더 속도에 대하여 중요한 역할을 하지만, 많은 수의 메모리 접근과 연산량이 발생한다. 기존의 움직임 추정 방법은 현재 프레임의 블록을 참조 프레임의 검색범위 내의 블록과 매칭하여 움직임 차이를 계산하여 움직인 위치를 추정하게 된다. H.264와 같은 최근의 압축 표준에서는 1/4화소 단위까지 움직임 예측을함으로써 영상 데이터 압축의 효율을 높일 수 있으나, 많은 양의 메모리 접근과 연산의 복잡도가 크게 증가하게 된다. 본 논문에서는 메모리 접근 횟수를 감소시키기 위하여 SAR(Search Area Reuse)알고리즘을 사용하여, 참조 프레임의 블록을 현재 프레임의 블록과 매칭하여 움직임 예측하는 방법을 제안한다. 본 논문에서 제안하고 있는 아키텍쳐는 현재프레임의 검색범위 내에 있는 데이타를 재사용함으로서 메모리 액세스를 줄일 수 있으며, 참조프레임의 한 블록당 1/4화소 단위까지의 연산을 한 번만 하게 되므로 메모리 접근 횟수 감소와 함께 연산의 복잡도도 줄일 수 있다.

  • PDF

Efficient Image Specific Block Based LCD Backlight Nonideality and Cross-talk Compensation (Image에 따른 효과적인 LCD 백라이트 Block 단위 Nonideality 및 Cross-talk Compensation)

  • Han, Won-Jin;You, Jae-Hee
    • Journal of the Institute of Electronics Engineers of Korea SP
    • /
    • v.48 no.4
    • /
    • pp.38-48
    • /
    • 2011
  • Block based LCD backlight nonideality and crosstalk compensation methodologies are proposed based on the analysis of backlight profiles and image pixel homogeneity. Large computation complexity required in the conventional compensations is minimized without the degradation of image qualities by optimizing image block size, image area inside the block to be excluded from the compensation computation and the required backlight range to be computed. The optimization results of computation complexity as well as image qualities are verified for the proposed compensation by real image data simulations.

Study on Update Processing for Secure XML documents including Invisible Ancestor (보이지 않는 조상을 포함하는 안전한 XML 문서의 갱신 질의 처리에 대한 연구)

  • Byun Chang-woo;Park Seog
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2005.07b
    • /
    • pp.52-54
    • /
    • 2005
  • XML이 웹 정보 시스템의 데이터베이스로 활용되면서 공유 부분에 대한 데이터 처리의 높은 효율성을 제공하고자 최소 단위의 접근제어 모델에 대한 연구가 판독 모드 측면에서 활발히 진행되었다. 질의 처리 연구에서는 XML 데이터베이스에 대한 갱신 질의 표준화 작업이 진행되고 있다. 본 논문은 갱신 질의 연산을 최소 단위 접근제어 모델의 연산 모드로 추가함으로써 발생하는 보이지 않는 조상 문제를 정의한다. 이를 해결하기 위한 고려 사항으로 보이지 않는 조상 노드들을 포함하는 XML 문서에 대한 갱신 연산 시 고려해야 할 특성을 갱신의 비밀성, 갱신의 무결성, 그리고 갱신의 일관성으로 정의하고 갱신 연산 수행 시 발생될 수 있는 특성 위배 상황을 정리한다.

  • PDF

Optimized Implementing A new fast secure hash function LSH using SIMD supported by the Intel CPU (Intel CPU에서 지원하는 SIMD를 이용한 고속해시함수 LSH 최적화 구현)

  • Song, Haeng-Gwon;Lee, Ok-yeon
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2015.10a
    • /
    • pp.701-704
    • /
    • 2015
  • 해시함수는 사회 전반에 걸쳐 무결성 및 인증을 제공하기 위하여서 사용하는 함수로써 암호학적으로 중요한 함수이다. 본 논문에서는 2014년 국가보안기술 연구소에서 개발한 해시함수 LSH를 하드웨어적인 구현이 아닌 소프트웨어적인 구현을 수행하였고 또한 Intel CPU 상에서 동작하는 SIMD 기법인 SSE를 이용하여 LSH 알고리즘의 최적화 구현을 수행한다. 고속해시함수 LSH 알고리즘에서 사용하는 주 연산은 ARX(Addition Rotation, Xor)연산으로 SIMD를 적용하기에 용이한 구조로 되어 있다. 본 논문에서는 기존 32 비트 단위의 연산을 수행하는 LSH 알고리즘을 SIMD를 이용하여 128비트 단위의 연산을 수행 하도록 개발하였다. 그 결과 Intel Xeon CPU에서 SIMED를 적용한 결과 적용하지 않은 LSH 알고리즘보다 최대 2.79배의 성능의 향상을 확인 할 수 있다.

A Fast Sub-pixel Motion Estimation Algorithm Using Motion Characteristics of Variable Block Sizes (가변블록에서의 움직임 특성을 이용한 부화소 단위 고속 움직임 예측 방법)

  • Kim, Dae-Gon;Kim, Song-Ju;Yoo, Cheol-Jung;Chang, Ok-Bae
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2007.06d
    • /
    • pp.560-565
    • /
    • 2007
  • 본 논문에서는 H.264 동영상 표준의 가변 움직임 블록을 위한 고속 움직임 예측 기법을 제안한다. 움직임 예측은 H.264의 비디오 코딩 과정에서 가장 많은 연산량을 차지하는 중요한 처리과정이다. 움직임 예측과정에서 정수배 화소 단위에서의 탐색에 비하여, 부화소 단위까지의 움직임 추정은 실제 움직임 벡터를 찾아낼 수 있지만, 이를 구하기 위한 계산량이 늘어나는 문제가 있다. 본 논문에서는 기준점을 기준으로 기준점으로부터 $\pm1$ 화소 내에서 두 번째로 작은 오차 값이 있는 특성 및 부화소 단위의 화소 보간 특성을 이용하여 움직임 추정 과정에서 탐색점을 줄임으로써 연산 처리 속도를 증가시키고, 계산의 복잡도를 줄이는 알고리즘을 제안하였다. 제안한 방법에서는 정수 화소 단위에서의 가장 작은 SATD를 갖는 점과 참조 영상으로부터 추출한 PMV를 비교하여 기준점을 정한 후, 기준점 주위의 8개의 화소 위치 가운데 두 번째로 SATD값이 작은 점을 찾아 해당 방향으로 1/2 화소 단위의 움직임 추정을 수행하였고, 1/4 화소 단위에서도 1/2 화소단위에서 두 번째로 SATD가 작은 점 방향으로 움직임 추정을 실행하였다. 그 결과 기존의 JM에서 사용한 고속 움직임 예측 알고리즘에 비해 PSNR값에 큰 변화가 없고, 움직임 벡터 예측 시간 면에서 약 18%의 시간을 줄이는 결과를 보였다.

  • PDF