• 전자공학회논문지C
• /
• 제34C권12호
• /
• pp.9-19
• /
• 1997

This paper describes the design and FPGA implementation of a system control unit within a multiprocessor chip which can be used as a node processor ina massively parallel processing (MPP) caches, memory management units, a bus unit and a system control unit. Major functions of the system control unit are locking/unlocking of the shared variables of protected access, synchronization of instruction execution among four integer untis, control of interrupts, generation control of processor's status, etc. The system control unit was modeled in very high level using verilog HDL. Then, it was simulated and verified in an environment where trap handler and external interrupt controller were added. Functional blocks of the system control unit were changed into RTL(register transfer level) model and synthesized using xilinx FPGA cell library in synopsys tool. The synthesized system control unit was implemented by Xilinx FPGA chip (XC4025EPG299) after timing verification.

• 한국정보과학회논문지:시스템및이론
• /
• 제28권8호
• /
• pp.379-389
• /
• 2001

본 논문에서는 루프 반복들 간에 종속 관계가 존재하는 루프의 효율적 수행을 위한 새로운 루프 할당 기법을 제안한다. 그리고, 중앙 큐를 사용하여 공유 메모리 다중처리기에 루프 반복을 할당하는 기존 셀프 스케쥴링 기법들을 루프 캐리 종속성(loop-carried dependence)을 가진 루프의 할당에 적용하기 위해 제안한 기법을 이용한 그들의 변형에 대해 알아본다. 종속 거리를 고려하여 루프를 세 단계별로 할당하는 제안된 CDSS(Carried-Dependence Self-Scheduling) 기법 또한, 중앙 작업 큐를 기반으로 한 것이며 별도의 스케쥴러가 필요 없는 셀프 스케쥴링 알고리즘이다. 종속거리, 프로세서 수, 반복 수, 스케쥴링 연산 시간 등을 다양하게 하여 변형된 할당 기법들과 비교 분석한 결과, 제안한 기법은 양호한 부하 균형을 유지하였으며 변형된 다른 기법들에 비해 루프 수행 시간을 줄여 효율적임을 알 수 있었다. 다양한 실험 환경에서 평균적으로 제안한 CDSS, 변형된 SS, Factoring, GSS, CSS 기법 순으로 루프 수행 시간 측면에서 좋은 성능을 보였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2011년도 춘계학술발표대회
• /
• pp.883-885
• /
• 2011

소프트웨어 분석 기법이 발전하며 다양한 종류의 악성 코드를 점검할 수 있게 되면서 이를 회피하기 위한 기술들이 등장하였다. 실행 시 스스로 코드를 변경하는 등의 진화된 악성 코드들로부터 시스템을 보호하기 위해 프로그램에 존재하는 실행되지 않는 경로에 대해서도 검사를 할 수 있는 기법을 제시한다. 제안하는 기법은 프로그램을 읽어 CFG를 생성하고, 각 종료 지점에서부터 이를 역방향으로 순회하여 모든 실행 경로를 얻는다. 여기서 발생하는 오버헤드는 멀티코어 프로세서를 활용하는 다중 작업으로 완화시킬 수 있다.

• 전자공학회논문지CI
• /
• 제40권6호
• /
• pp.9-21
• /
• 2003

본 논문에서는 메쉬 구조 다중컴퓨터 시스템의 성능을 향상시킬 수 있는 새로운 서브메쉬 할당방법을 제안한다. 이 할당방법의 특징은 가용 서브메쉬의 탐색시간과 외적단편화로 인한 서브메쉬의 할당지연을 최소화함으로써 태스크의 대기시간을 줄이는 것이다. 이 할당방법은 가용 서브메쉬를 유형(정방형, 가로 직사각형, 세로 직사각형)에 따라 분류하고, 태스크와 동일한 유형별 가용 서브메쉬 리스트에서 최적의 서브메쉬를 찾아 할당함으로써 서브메 쉬 탐색시간을 줄인다. 또한 외적단편화로 인해 서브메쉬의 할당지연이 발생하면할당 서브메쉬에서 수행중인 태스크를 다른 가용 서브메쉬에 재배치하고, 프로세서 단편을 통합하여 할당함으로써 서브메쉬의 할당지연을 최소화한다. 시뮬레이션을 통하여 서브메쉬 탐색시간을 줄이는 방법보다 외적단편화로 인한 서브메쉬의 할당지연을 줄이는 방법이 태스크의 대기시간을 단축하는데 더 효과적임을 보인다. 그리고 제안한 할당방법이 시스템의 성능 향상 면에서 기존의 할당방법들보다 우수함을 보인다.

• 한국자동차공학회논문집
• /
• 제24권2호
• /
• pp.127-136
• /
• 2016

The camera based object detection systems should satisfy the recognition performance as well as real-time constraints. Particularly, in safety-critical systems such as Autonomous Emergency Braking (AEB), the real-time constraints significantly affects the system performance. Recently, multi-core processors and system-on-chip technologies are widely used to accelerate the object detection algorithm by distributing computational loads. However, due to the advanced hardware, the complexity of system architecture is increased even though additional hardwares improve the real-time performance. The increased complexity also cause difficulty in migration of existing algorithms and development of new algorithms. In this paper, to improve real-time performance and design complexity, a task scheduling strategy is proposed for visual object tracking systems. The real-time performance of the vision algorithm is increased by applying pipelining to task scheduling in a multi-core processor. Finally, the proposed task scheduling algorithm is applied to crosswalk detection and tracking system to prove the effectiveness of the proposed strategy.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2020년도 전력전자학술대회
• /
• pp.421-422
• /
• 2020

Hardware In-the-Loop simulation(HIL)은 실제 하드웨어 시스템을 실시간 모사할 수 있는 시뮬레이션 장비로 연구 및 개발 기간의 단축, 비용저감 등의 장점을 앞세워 다양한 전력전자 분야에 사용되고 있다. 실제 하드웨어를 그대로 모사하는 것이 HIL의 목적이기 때문에 HIL 장비는 검증의 실시간성과 출력된 결과의 정확성이 무엇보다도 중요하다고 할 수 있다. 하지만 코어간의 데이터를 주고받는 과정에서 HIL의 연산 속도 및 정확성을 저해하는 요인들이 발생하게 된다. 본 연구에서는 HIL 장비를 이용해 복잡한 시스템을 구현함에 있어서 연산속도 및 정확성을 저해하는 요인들을 찾아내고 이를 해결하기 위한 방법을 제안한다. 제안된 연산속도 개선 및 정확성 개선 방법의 타당성은 프로세서의 연산 속도 변화량, HIL 및 시험 결과 파형의 비교 분석을 통해 검증되었다.

• 한국통신학회논문지
• /
• 제35권12B호
• /
• pp.1236-1243
• /
• 2010

광통신 네트워크 유지보수에 사용되는 광섬유 선로 감시 장치인 OTDR 방식으로 구성된 광섬유 센서장치를 이용하여 광섬유 외곽 경비 시스템을 제작하고 특성을 평가하였다. OTDR 하나로 400m의 광 펜스를 감지하기 위하여 중심파장은 1310nm이며, 출력전력이 +15dBm인 펄스 레이저를 사용하였다. MPU 보드에 고속의 32비트 프로세서인 S3C2440을 탑재하여 알고리즘 처리에 따른 성능 향상을 도모하였다. 제작결과 최대 오차는 최대거리인 10km 구간 시험에서 0.84m이었고, 모든 구간에서 합격기준인 ${\pm}1m$를 만족하였다. 광 펜스 이상 감지 후 경보시간은 3초 이내로 확인하였다. 1차 침입 후에 2차 침입이 발생했을 경우 이를 효과적으로 감시하기 위한 2차 침입감지와 다중점 측정을 위하여 광스위치를 OTDR안에 내장시켰다. 광스위치를 이용하여 효과적으로 2차 침입감지와 다중점 측정이 가능함을 보였다.

• 정보처리학회논문지D
• /
• 제8D권4호
• /
• pp.347-360
• /
• 2001

공간 조인은 두 개의 데이터 집합으로부터 공간적인 조건을 만족하는 두 객체 쌍의 집합을 구하는 것으로 비용이 매우 큰 연산자이다. 지난 수년동안 공간 조인의 순차 수행 시간은 많이 향상되었지만, 그 응답시간은 사용자의 요구를 만족시키지 못하고 있다. 따라서 최근 병렬 시스템을 이용하여 이러한 문제를 해결하려는 연구가 진행되고 있다. 그렇지만 프로세서의 수가 증가할수록 병렬 처리에 의한 프로세서의 효율성은 급격히 떨어진다. 이것은 병렬 공간 조인을 수행할 경우 순차 공간 조인 보 다 디스크 병목 현상과 메시지 전송 오버헤드가 심하게 발생하기 때문이다. 이 논문에서는 공유 디스크 구조에서 다중 프로세서의 디스크 동시 접근으로 인한 병목 현상을 완화하고, 메시지 전송을 최소화하기 위한 태스크 할당 방법을 제안한다. 제안한 태스크 할당 방법을 두 가지 공간 조인 기법에 각각 적용하여 디스크 접근 횟수와 메시지 전송 횟수의 감소 효과를 실험으로 평가한다. MIMD 구조 및 공유디스크 방식의 병렬 시스템에서의 다양한 실험에서 이 논문에서 제안한 준동적 태스크 할당 방법이 정적 할당과 동적 할당 방법에 비해 우수함을 보였다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제6권4호
• /
• pp.373-382
• /
• 2000

POFS는 SPAX 컴퓨터에서 운용될 병렬 파일 시스템이다. SPAX는 ETRI에서 개발중인 클러스터 SMP 구조를 가지는 다중 프로세서 컴퓨터이며 SPAX의 운영체제는 Chorus 마이크로커널에 기반한 MISIX이다. 마이크로커널 기반의 운영체제는 마이크로커널의 IPC를 기반으로 구현된 서버의 집합이며, 운영체제의 서브시스템들 혹은 서브시스템들과 사용자 프로그램은 클라이언트/서버 구조를 가지게 된다. 그러므로, 운영체제의 서브시스템을 위한 통신 모듈의 설계 방법은 시스템의 성능에 직접적인 영향을 준다. 본 논문은 MISIX의 병렬 파일 시스템인 POFS 개발함에 있어서 제기된 통신 모듈의 구조와 성능에 관해 기술한다. POFS는 높은 병렬성 및 확장성을 가지며, 단일 시스템 이미지를 제공하는 분산 환경의 파일 시스템이다. POFS의 통신 모듈은 클라이언트/서버 구조인 POFS의 특성을 효과적으로 지원한다.

• 한국항해항만학회지
• /
• 제29권10호
• /
• pp.859-863
• /
• 2005

본 논문은 광범위한 전력제어가 가능하고, PC 직렬통신 방식에 의해 원거리에서 시스템을 ON-OFF할 수 있으며, 시스템의 상태를 모니터링 할 수 있는 선박비상조명시스템의 전력제어특성 개선에 관해 연구한다. 제안된 시스템은 강압형 컨버터, 비상급전회로, 반 브리지 인버터, 형광램프기동회로, 마이크로프로세서 제어 및 멀티통신회로 등으로 구성된다. 실험을 통하여 과전류에 의한 해당 시스템의 정지와 주전원 차단시의 비상전원에 의한 신속한 급전을 확인할 수 있고, 입력전력은 35[$\%$] 범위까지 제어됨을 확인한다. 또한, 원거리에서 원하는 시스템을 ON-OFF 하고, 시스템의 전력, 전압, 전류, 배터리 전압 등의 모니터링도 한다.