• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.13 no.8
• /
• pp.3301-3306
• /
• 2012

In LED chip packaging, die bonding is a very important process which fixes the LED chip on the lead frame to provide enough strength for the next process. Conventional pick-up device of the die bonder is simply operated by up and down motion of a collet and an ejector pin. However, this method may cause undesired problems such as position misalignment and/or severe die damage when the pick-up device reaches the die. In this study, to minimize the position alignment error and die damage, a die bonder is developed by adopting a new pick-up head for precise alignment and high speed feeding. To evaluate structural stability of the designed system, required finite element model of the die bonder is generated, and structural analysis is performed. Vibration analysis of the pick-up head is also performed using developed finite element model at operation frequency range. As a result of the analysis, deformation, stress, and natural frequency of the die bonder are investigated.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2003.11a
• /
• pp.27-27
• /
• 2003

최근 탄소나노튜브를 전계방출 표시소자(FED, field omission display)용 에미터 재료로 사용한 캐소드 개발에 대한 연구가 활발히 진행되고 있다. 캐소드전극으로는 투명전도성 반도체 박막인 ITO를 사용하고, 에미터용 재료로는 탄소나노튜브를 사용해서 스크린 인쇄법으로 2극(diode type)형 전계방출 소자용 캐소드를 제작하였다. 본딩재(bonding materials)의 종류와 공정변수를 달리해서 에미터용 탄소나노튜브와 ITO 캐소드 전극 사이의 전기적 접촉방법을 변화시켰을때 탄소나노튜브 캐소드의 전계방출 특성을 체계적으로 연구하였다. 첫째로, 본딩재의 전기전도성 (electrical conductivity)을 변수로 해서 탄소나노튜브 에미터의 전계강화(fold enhancement) 효과를 연구한 결과 본딩재의 구성 성분중 부도체(insulator)의 분율이 높을수록 전계강화 효과가 크게 나타남을 확인하였다. 두 번째로, ITO박막 캐소드전극과 탄소나노튜브 잉크 사이에 중간층(inter layer)을 형성시켜서 중간층이 전계방출 특성에 미치는 영향을 연구하여, 중간층의 존재가 탄소나노튜브의 전계방출 전류의 균일성과 전류밀도의 증가에 기여하는 것을 확인하였다. 본 연구의 결과 전계방출 전류가 안정적이면서 동시에 전계방출 효율이 크게 개선된 탄소나노튜브 캐소드를 제작하는 공정기술이 개발되었다. 개발된 기술은 기존의 방법에 비해서 탄소나노튜브 캐소드의 진공패키징시 아웃개싱(outgassing)의 양도 현격하게 작았으며, 에미터와 캐소드 전극 사이의 본딩력(adhesion)도 우수해서 항후 탄소나노튜브 전계방출 표시소자의 개발에 크게 기여할 것으로 판단된다.luminum 첨가량이 증가함에 따라 세라믹 수율도 증가하였음을 확인하였다. 합성된 aluminum-contained polycarbosilane은 20$0^{\circ}C$에서 1시간 동안 불융화과정을 거쳐 환원 및 진공 분위기에서 고온 열처리하였으며 이로부터 얻어진 시료에 대해 XRD분석을 수행하였다. SEM과 TEM을 이용하여 미세구조를 관찰하였다./100 duty로 구동하였으며, duty비 증가에 따라 pulse의 on-time을 고정하고 frequency를 변화시켰다. dc까지 duty비가 증가됨에 따라 방출전류의 양이 선형적으로 증가하였다. 전압을 일정하게 고정시키고 각 duty비에서 시간에 따라 방출전류를 측정한 결과 duty비가 높을수록 방출전류가 시간에 따라 급격히 감소하였다. 각 duty비에서 방출전류의 양이 1/2로 감소하는 시점을 에미터의 수명으로 볼 때 duty비 대 에미터 수명관계를 구해 높은 duty비에서 전계방출을 시킴으로써 실제의 구동조건인 낮은 duty비에서의 수명을 단시간에 예측할 수 있었다. 단속적으로 일어난 것으로 생각된다.리 폐 관류는 정맥주입 방법에 비해 고농도의 cisplatin 투여로 인한 다른 장기에서의 농도 증가 없이 폐 조직에 약 50배 정도의 고농도 cisplatin을 투여할 수 있었으며, 또한 분리 폐 관류 시 cisplatin에 의한 직접적 폐 독성은 발견되지 않았다이 낮았으나 통계학적 의의는 없었다[10.0%(4/40) : 8.2%(20/244), p>0.05]. 결론: 비디오흉강경술에서 재발을 낮추기 위해 수술시 폐야 전체를 관찰하여 존재하는 폐기포를 놓치지 않는 것이 중요하며, 폐기포를 확인하지 못한

• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.18 no.4 s.119
• /
• pp.364-371
• /
• 2007

In this paper, the design and implementation of high-power PIN diode switch modules and high-speed switch driver circuits are presented for Wibro base stations. To prevent isolation degradation due to parasitic inductances of conventional packaged PIN diodes and to improve power handling capabilities of the switch modules, bare diode chips are used and carefully placed in a PCB layout, which makes bonding wire inductances to be absorbed in the impedance of a transmission line. The switch module is designed and implemented to have a maximum performance while using a minimum number of the diodes. It shows an insertion loss of ${\sim}0.84\;dB$ and isolation of 80 dB or more at 2.35 GHz. The switch driver circuit is also fabricated and measured to have a switching speed of ${\sim}200\;nsec$. The power handling capability test demonstrates that the module operates normally even under a digitally modulated 70 W RF signal stress.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2008.06a
• /
• pp.158-158
• /
• 2008

모바일 정보통신기기를 중심으로 실장모듈의 초소형화, 고집적화로 인해 접속단자의 피치가 점점 미세화 됨에 따라 플립칩 본딩용 접착제에 함유되는 무기충전제인 실리카 필러의 크기도 미세화되고 있다. 본 연구에서는 NCP (non-conductive paste)의 실리카 필러의 크기가 COB(chip-on-board) 플립칩 패키지의 신뢰성에 미치는 영향을 조사하였다. 실험에 사용된 실리카 필러는 Fused silica 3 종과 Fumed silica 3종이며 response surface 실험계획법에 따라 혼합하여 최적의 혼합비를 정하였다. 테스트베드로 사용된 실리콘 다이는 투께 $700{\mu}m$, 면적 5.2$\times$7.2mm로 $50\times50{\mu}m$ 크기의 Au 도금범프를 $100{\mu}m$ 피치, peripheral 방식으로 형성시켰으며, 기판은 패드를 Sn으로 finish 하였다. 기판을 플라즈마 전처리 후 Panasonic FCB-3 플립칩 본더를 이용하여 플립칩 본딩을 수행하였다. 패키지의 신뢰성 평가를 위해 $-40^{\circ}C{\sim}80^{\circ}C$의 열충격시험과 $85^{\circ}C$/85%R.H.의 고온고습시험을 수행하였으며 Die shear를 통한 접합 강도와 4-point probe를 통한 접속저항을 측정하였다.

• Korean Journal of Optics and Photonics
• /
• v.24 no.6
• /
• pp.342-346
• /
• 2013

We present the thermal analysis result of die bonding for a high power LED package using a metal hybrid silicone adhesive structure. The simulation structure consists of an LED chip, silicone die adhesive, package substrate, silicone-phosphor encapsulation, Al PCB and a heat-sink. As a result, we demonstrate that the heat generated from the chip is easily dissipated through the metal structure. The thermal resistance of the metal hybrid structure was 1.662 K/W. And the thermal resistance of the total package was 5.91 K/W. This result is comparable to the thermal resistance of a eutectic bonded LED package.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.21 no.12
• /
• pp.261-267
• /
• 2020

The demand for faster, lighter, and thinner portable electronic devices has brought about a change in semiconductor packaging technology. In response, a stacked chip-scale package(SCSP) is used widely in the assembly industry. One of the key materials for SCSP is a die-attach film (DAF). Excellent flowability is needed for DAF for successful die attachment without voids. For DAF with high flowability, two-step curing is often required to reduce a cure crack, but one-step curing is needed to reduce the processing time. In this study, DAF composition was categorized into three groups: cure (epoxy resins), soft (rubbers), hard (phenoxy resin, silica) component. The effect of the composition on a cure crack was examined when one-step curing was applied. The die-attach void and flowability were also assessed. The cure crack decreased as the amount of hard components decreased. Die-attach voids also decreased as the amount of hard components decreased. Moreover, the decrease in cure component became important when the amount of hard component was small. The flowability was evaluated using high-temperature storage modulus and bleed-out. A decrease in the amount of hard components was critical for the low storage modulus at 100℃. An increase in cure component and a decrease in hard component were important for the high bleed-out at 120℃(BL-120).

• Journal of the Semiconductor & Display Technology
• /
• v.15 no.4
• /
• pp.1-9
• /
• 2016

The warpage on mobile phone camera packages occurs due to the CTE(Coefficient of Thermal Expansion) mismatch between a thin silicon die and a substrate. The warpage in the optical instruments such as camera module has an effect on the field curvature, which is one of the factors degrading the optical performance and the product yield. In this paper, we studied the effect of die bonding epoxy on the package and optical performance of mobile phone camera packages. We calculated the warpages of camera module packages by using a finite element analysis, and their shapes were in good agreement showing parabolic curvature. We also measured the warpages and through-focus MTF of camera module specimens with experiments. The warpage was improved on an epoxy with low elastic modulus at both finite element analysis and experiment results, and the MTF performance increased accordingly. The results show that die bonding epoxy affects the warpage generated on the image sensor during the packaging process, and this warpage eventually affects the optical performance associated with the field curvature.

• Journal of the Microelectronics and Packaging Society
• /
• v.20 no.1
• /
• pp.1-5
• /
• 2013

Wafer-to-Wafer (W2W) integration technology is an emerging technology promising many benefits, such as reduced size, improved performance, reduced power, lower cost, and divergent integration. As the maturity of W2W technology progresses, new applications will become more viable. However, at present the cost for W2W integration is still very high and both manufacturing yield and reliability issues have not been resolved yet for high volume manufacturing (HVM). Especially for WTW integration resolving compound yield issue can be a key factor for HVM. To have the full benefits of WTW integration technology more than simple wafer stacking technologies are necessary. In this paper, the manufacturing yield for W2W integration is described and the challenges of WTW integration will be discussed.

• Journal of the Korean Institute of Telematics and Electronics A
• /
• v.33A no.3
• /
• pp.140-151
• /
• 1996

In this paper, we analyze the variations of thermal characteristics of LD (laser diode) arrays packaged by a flip-chip bonding method. When we simulate the temperature distribution in LD arrays with a BEM (boundary element method) program coded in this paper, we find that thermal crosstalks in LD arrays packaged by the flip-chip bonding method increases by 250-340% compared to that in LD arrays packaged by previous methods. In the LD array module packaged by the flip-chip bonding technique without TEC (thermo-electric cooler), the important parameter is the absolute temperature of the active layer increased due cooler), the important parameter is the absolute temperature of th eactiv elayers of LD arrays to thermal crosstalk. And we find that the temperature of the active layers of LD arrays increases up to 125$^{\circ}C$ whenall four LDs, without a carefully designed heatsink, are turned on, assuming the power consumption of 100mW from each LD. In order to reduce thermal crosstalk we propose a heatsink sturcture which can decrease the temeprature at the active layer by 40%.

• Proceedings of the KWS Conference
• /
• 2010.05a
• /
• pp.74-74
• /
• 2010

모바일 정보통신기기를 중심으로 전자패키지의 초소형화, 고집적화를 위해 플립칩 공법의 적용이 증가되고 있는 추세이다. 플립칩 패키징 접합소재로는 솔더, ICA(Isotropic Conductive Adhesive), ACA(Anisotropic Conductive Adhesive), NCA(Non Conductive Adhesive) 등과 같은 다양한 접합소재가 사용되고 있다. 최근에는 언더필을 사용하는 플립칩 공법보다 미세피치 대응성을 위해 NCP를 이용한 플립칩 공법에 대한 요구가 증가되고 있는데, NCP의 상용화를 위해서는 공정성과 함께 신뢰성 확보가 필요하다. 본 연구에서는 LDI(LCD drive IC) 모듈을 위한 COF(Chip-on-Film) 플립칩 패키징용 NCP 포뮬레이션을 개발하고 이를 적용한 COF 패키지의 신뢰성을 조사하였다. 테스트베드는 면적 $1.2{\times}0.9mm$, 두께 $470{\mu}m$, 접속피치 $25{\mu}m$의 Au범프가 형성된 플리칩 실리콘다이와 접속패드가 Sn으로 finish된 폴리이미드 재질의 flexible 기판을 사용하였다. NCP는 에폭시 레진과 산무수물계 경화제, 이미다졸계 촉매제를 사용하여 다양하게 포뮬레이션을 하였다. DSC(Differential Scanning Calorimeter), TGA(Thermogravimetric Analysis), DEA(Dielectric Analysis) 등의 열분석장비를 이용하여 NCP의 물성과 경화거동을 확인하였으며, 본딩 후에는 보이드를 평가하고 Peel 강도를 측정하였다. 최적의 공정으로 제작된 COF 패키지에 대한 HTS (High Temperature Stress), TC (Thermal Cycling), PCT (Pressure Cooker Test)등의 신뢰성 시험을 수행한 결과 양산 적용 가능 수준의 신뢰성을 갖는 것을 확인할 수 있었다.