• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 1999년도 춘계학술대회 논문집
• /
• pp.597-600
• /
• 1999

A solar cell conversion efficiency was degraded by grain boundary effect in polycrystalline silicon To reduce grain boundary effect, we performed a preferential grain boundary etching, POC$_3$ n-type emitter doping, and then ITO film growth on poly- Si. Among the various preferential etchants, Schimmel etch solution exhibited the best result having grain boundary etch depth higher than 10 ${\mu}{\textrm}{m}$. RF magnetron sputter grown ITO films showed a low resistivity of 10$^{-4}$ $\Omega$ -cm and high transmittance of 85 %. With well fabricated poly-Si solar cells, we were able to achieve as high as 15 % conversion efficiency at the input power of 20 mW/$\textrm{cm}^2$.

• 한국전기전자재료학회논문지
• /
• 제11권10호
• /
• pp.918-923
• /
• 1998

Poly-silicon thin film transistors were fabricated on quartz substrates by high temperature processes. Electrical characteristics were measured and compared for 3 transistor structures of Standard Inverted Gate(SIG), Lightly Doped Drain(LDD), and Dual Gate(DG). Leakage currents of DG and LDD TFT's were smaller that od SIG transistor, while ON-current of LDD transistor is much smaller than that of SIG and DG transistors. Temperature dependence of the leakage currents showed that SIG and DG TFT's had thermal generation current at small drian bias and Frenkel-Poole emission current at hight gate and drain biases, respectively. In case of LDD transistor, thermal generation was the dominant mechanism of leakage current at all bias conditions. It was found that the leakage current was closely related to the reduction of the electric field in the drain depletion region.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2004년도 하계학술대회 논문집 Vol.5 No.1
• /
• pp.317-319
• /
• 2004

이 논문에서는 태양전지 공정 중에서 중요시되는 에미터 형성에 대한 방법 중 하나인 SOD기술을 도입하였다. SOD(Spin-On Doping)은 저가형 고효율 태양전지를 개발하기 위하여 연구되고 있는 방법 중의 하나이다. 태양전지 제작을 위해 사용한 기판은 P형 다결정 Si 페이퍼를 사용하였고, SOD 기술을 적용하여 온도와 시간에 따른 도핑특성의 변화를 실험적으로 연구하였다.

• 한국진공학회지
• /
• 제4권3호
• /
• pp.306-312
• /
• 1995

본 연구에서는 비정질 실리콘과 CuInSe2와 함께 지상용 태양전지재료로 널리 연구되고 있는 다결정 CdTe 박막의 열처리방법으로서 로열처리와 반도체 공정에서 사용되는 급속열처리 방법을 이용하여 이들 열처리의 효과를 분석함으로써 태양전지용 다결정 CdTeq 박막에 적합한 효율적인 열처리 방법에 대한 연구를 수행하였다. 증착 후 열처리조건에 따른 결정구조, 결정립 크기, 표면과 박막내부의 성분, 밴드갭 에너지값, 그리고 전기비저항 등을 측정하여 태양전지용 CdTe 박막의 물리적.전기적 특성에 미치는 열처리효과를 관찰하였다. 연구결과 30$0^{\circ}C$에서 증착하고 CdCI2 처리 후 $400^{\circ}C$ 30분간 로열처리를 한 경우, 그리고 $200^{\circ}C$에서 증착한 후 $500^{\circ}C$ 부근에서 1분간 급속열처리를 한 경우 다결정 CdTe 박막의 물리적 전기적 특성이 현저히 향상됨을 알 수 있었다. 특히 급속열처리를 한 경우 로열처리에 비해 결정립의 크기는 작으나 전기비저항이 낮고 밴드갭에너지가 단결정에 더욱 접근하며 태양전지용 다결정 CdTe 박막의 열처리 방법으로 적용할 가치가 있는 방법으로 사료된다.

• 한국결정성장학회:학술대회논문집
• /
• 한국결정성장학회 1996년도 제11차 KACG 학술발표회 Crystalline Particle Symposium (CPS)
• /
• pp.311-352
• /
• 1996

Peltier 효과를 이용한 열전소자는 열응담 감도가 좋고 선택적 냉각이 가능하며 무소음, 무진동 및 소형화의 장점으로 각종 전자부품의 국부냉각소자로 응용되고 있다. 또한 최근 냉매의 사용없이 냉각이 가능한 열전재료를 이용한 자동차나 가정용 에어컨 및 냉장고 등의 각종 냉방시스템의 개발도 크게 주목을 받고 있다. 기존의 Bi2Te3계 단결정 열전재료는 성능지수는 우수하나, 기계적 취약성에 기인하여 소자가공시 수율 저하가 가장 큰 문제점으로 지적되고 있다. 이와 같은 문제점을 해결하기 위해 최근 단결정에 비해 기계적 강도가 우수한 다결정 열전재료의 제조공정에 관한 연구가 활발히 이루어지고 있으며, 그 일환으로 기계적 합금화법을 이용한 열전재료의 제조공정이 연구되고 있다. 원료금속이 고 에너지 볼-밀 내에서의 연쇄적인 파괴와 압접에 의해 합금분말로 변화되는 기계적 합금화 공정은 상온공정으로 이를 사용하여 다결정 열전재료를 제조시 기존의 다결정 열전재료의 제조공정인 "용해 및 분쇄법'과 비교하여 제조단가를 낮출 수 있는 장점이 있다. 본 연구에서는 전자냉각소자용 열전재료로서 상온부근에서 성능지수가 가장 우수한 p형 (Bi,Sb)2Te3 및 n형 Bi2(Te,Se)3 합금분말을 기계적 합금화 공정으로 제조하여 분말 특성을 분석하였으며, 가압소결 후 열전특성의 변화거동을 연구하였다. 순도 99.99% 이상인 Bi, Sb, Te, Se granule을 (Bi1-xSbx)2Te3 및 Bi2(Te1-ySey)3 조성에 맞게 칭량하여 불과 분말의 무게비 5:1로 강구와 함께 공구강 vial에 장입 후, Spex mixer/mill을 이용하여 기계적 합금화 하였다. 기계적 합금화 공정으로 제조한 분말에 대한 X-선 회절분석과 시차 열분석으로 합금화 정도를 분석하였다. (Bi1-xSbx)2Te3 및 Bi2(Te1-ySey)3 합금분말을 10-5 torr의 진공중에서 300℃∼550℃의 온도로 30분간 가압소결하였다. 가압소결체의 파단면에서의 미세구조를 주사전자현미경으로 관찰하였으며, 상온에서 가압소결체의 열전특성을 측정하였다. (Bi1-xSbx)2Te3의 기계적 합금화에 요구되는 공정시간은 Sb2Te3 함량에 따라 증가하여 x=0.5 조성에서는 4 시간 45분, x=0.75 조성에서는 5 시간, x=1 조성에서는 6 시간 45분의 vibro 밀링이 요구되었다. n형 Bi2(Te1-ySey)3 합금분말의 제조에 요구되는 밀링시간 역시 Bi2Se3 함량 증가에 따라 증가하였으며 Bi2(Te0.95Se0.05)3 합금분말의 제조에는 2시간, Bi2(Te0.9Se0.1)3 및 Bi2(Te0.85Se0.15)3 합금분말의 형성에는 3시간의 bivro 밀링이 요구되었다. 기계적 합금화로 제조한 p형 (Bi0.2Sb0.8)2Te3 및 n형 Bi2(Te0.9Se0.1)3 가압 소결체는 각기 2.9x10-3/K 및 2.1x10-3/K 의 우수한 성능지수를 나타내었다.

• 한국결정성장학회지
• /
• 제4권4호
• /
• pp.363-369
• /
• 1994

$Bi_2Te_3$계 열전반도체에서 단결정재료는 성능이 우수한 반면에 그 제조에 있어서 긴 공정시간과 그에 따른 구성성분의 손실이 있다. 본 연구에서는 짧은 공정시간으로 단결정 $Bi_2Te_3$계 열전반도체 제조 공저으이 단점을 극복하기 위해서 $Bi_2Te_3$계 열전반도체 제조 공저의 단점을 극복하기 위해서 $Bi_2Te_3$계 열전반도체를 교류 통전 가압법으로 제작하였다. 이 소결 방법에서는 소결시간이 다른 방법과 비교하여 짧기 때문에 Te의 증발로 인한 결함의 발생을 줄일 수 있었으며 제조공정시 재료의 손실도 최소화할 수있었다. 가압 소결한 95 mol% $Bi_2Te_3-5 mol% Bi_2Se_3$ 다결정 열전반도체의 최적의 소결조건은 분말입도, 소결온도, 시간, 압력별로 각각 $125~250 {\mu}m, 400^{\circ}C$, 2분, $1500Kgf/cm^2$이고, 이조건에서 열전성능지수 $Z=2.2{\times}10^{-3}/K$이다.

• E2M - 전기 전자와 첨단 소재
• /
• 제8권3호
• /
• pp.362-371
• /
• 1995

• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 2009년도 춘계학술대회 논문집
• /
• pp.95-96
• /
• 2009

• 한국재료학회지
• /
• 제1권3호
• /
• pp.125-131
• /
• 1991

pMOS소자의 $p^{+}$게이트 전극으로 다결정실리콘과 비정질실리콘을 사용하여 고온의 열처리 공정에 따른 붕소이온의 침투현상을 high frequency C-V plot, Constant Current Stress Test(CCST), Secondary Ion Mass Spectroscopy(SIMS) 및 Transmission Electron Microscopy(TEM)를 이용하여 비교하였다. C-V plot분석 결과 비정질실리콘 게이트가 다결정실리콘 게이트에 비해 flatband전압의 변화가 작게 나타났으며, 게이트 산화막의 절연파괴 전하밀도에서는 60~80% 정도 향상된 값을 나타내었다. 비정질실리콘 게이트는 증착시 비정질로 형성되는 구조로 인한 얇은 이온주입 깊이와 열처리 공정시 다결정실리콘에 비교하여 크게 성장하는 입자 크기 때문에 붕소이온의 침투 경로가 되는 grain boundary를 감소시켜 붕소이온 확산을 억제한 것으로 생각된다. Electron trapping rate와 flatband 전압 변화와의 관계에 대하여 고찰하였다.

• 한국재료학회지
• /
• 제1권4호
• /
• pp.191-197
• /
• 1991

Composite $TiSi_{2.6}$ target으로 부터 Ti-silicide를 형성시 단결정 Si기판과 다결정 Si내의 dopant의 확산 거동, 그리고 Ti-silicide 박막의 표면 거칠기를 secondary ion mass spectrometry (SIMS), 4-point probe, X-선 회절 분석, 표면 거칠기 측정을 통해 조사하였다. X-선 회절 분석결과 중착된 직후의 중착막은 비정질이었고, 단결정 Si기판에 증착된 막은 $800^{\circ}C$에서 20초간 급속 열처리 시 orthorhombic $TiSi_2$(C54 구조)로 결정화가 이루어졌다. 단결정 Si 기판과 다결정 Si에서 Ti-silicide 충으로의 dopant의내부 확산은 거의 발생하지 않았으며, 주입된 불순물들은 Ti-silicide/Si 계면 근처의 단결정 Si이나 다결정 Si 내부에 존재하고 있었다. 또한 형성된 Ti-silicide 박막의 표면 거칠기는 16-22nm이었다.