• Journal of the Korean Applied Science and Technology
• /
• v.16 no.1
• /
• pp.105-115
• /
• 1999

P-type의 단결정 실리콘 위에 $1000{\AA}$의 열산화막을 성장시킨후 $5500{\AA}$의 다결정 실리콘으로 증착된 시료를 가지고 $HBr/Cl_2/He-O_2$ 혼합기체로 식각할 때 시료의 식각 특성에 관한 $H_2-O_2$ 기체함량. RF 전력, 압력에 대한 영향을 XPS(X-ray photoelectron Spectroscopy)와 SEM(Scanning Electron Microscopy)으로 조사하였다. $HBr/Cl_2/He-O_2$ 혼합기체로 식각되는 동안 형성된 다결정 실리콘 식각속도는 $H_2-O_2$ 함량 증가에 따라 증가하였으며 식각잔유물은 RF 전력과 압력변화에 의해 영향은 받지 않는 것으로 나타났으며, 다결정 실리콘 측벽에서의 증착속도는 낮은 RF전력과 높은 압력에서 높게 나타났다. 다결정 실리콘 식각 잔유물의 결합에너지는 안정한 $SiO_2$인 열산화막의 경우보다 높으므로 식각 잔유물은 $SiO_{\chi}({\chi}>2)$의 화합결합을 가지는 산화물과 같은 잔유물로 생각된다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2004.07b
• /
• pp.977-980
• /
• 2004

본 논문에서는 저가 고효율 태양전지를 제작하기 위하여 p형 다결정 실리콘 기판을 사용하여 수산화 칼륨(KOH)이 포함된 용액에 Saw damage 과정 후 불산이 함유된 용액에 전기화학적 양극산화 과정으로 실리콘 웨이퍼 표면에 요철을 형성하여 다공성 실리콘을 형성 하였다. 본 논문은 전기화학적 에칭방법으로 기존의 진공장비로 제작된 반사방지막의 반사율만큼 감소된 다공성 실리콘 반사방지막을 형성하였다. 전자빔 증착기(e-beam evaporator)로 단층으로 형성된 $TiO_2$의 반사방지막은 400-1000 nm의 파장 범위에서 4.1 %의 평균 반사율을 가졌으며, 양극산화과정으로 형성된 다공성 실리콘은 400-1000 nm의 파장의 범위에서 4.4 %의 평균 반사율을 가졌다. 본 연구는 태양전지의 반사방지막 형성을 기존의 제작 방법보다 간단하고 저렴한 방법으로 접근하여 태양전지의 변환효율을 상승하는데 목적을 두었다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2008.05a
• /
• pp.105-110
• /
• 2008

We have proposed a new structure of poly-silicon thin film transistor(TFT) which was fabricated the LDD region using doping oxide with graded spacer by etching shape retio. The devices of n-channel poly-si TFT's hydrogenated by $H_2$ and $HT_2$/plasma processes are fabricated for the devices reliability. We have biased the devices under the gate voltage stress conditions of maximum leakage current. The parametric characteristics caused by gate voltage stress conditions in hydrogenated devices are investigated by measuring /analyzing the drain current, leakage current, threshold voltage($V_{th}$), sub-threshold slope(S) and transconductance($G_m$) values. As a analyzed results of characteristics parameters, the degradation characteristics in hydrogenated n-channel polysilicon TFT's are mainly caused by the enhancement of dangling bonds at the poly-Si/$SiO_2$ interface and the poly-Si Brain boundary due to dissolution of Si-H bonds. The structure of novel proposed poly-Si TFT's are the simplity of the fabrication process steps and the decrease of leakage current by reduced lateral electric field near the drain region.

• Journal of the Korean Vacuum Society
• /
• v.4 no.3
• /
• pp.293-300
• /
• 1995

p-doped poly-Si/SiO2/Si 기판위에 저압 화학증착법(LPCVD)으로 증착한 텅스텐 실리사이드(WS2.7)막을$ 850^{\circ}C$에서 20분 동안 N2 분위기에서 열처리한 후에 건식 분위기에서 열산화하였다. 다결정 실리콘의 인도핑(doping)레벨에 따른 텅스텐 폴리사이드(WSi2.5/poly-Si)막의 산화 성장률과 텅스텐 폴리사이드막의 산화 메카니즘에 대하여 연구하였다. 텅스텐 폴리사이드막의 산화 성장률은 다결정 실리콘의 인(p) 도핑 레벨이 증가함에 따라 증가하였다. 텅스텐 폴리사이드막의 산화는 텅스텐 실리사이드층의 과잉(excess)Si가 초기 산화과정 동안 소모된 후에 다결정 실리콘층의 Si가 소모되었다. 산화막과 산화막을 식각(etching)한 후에 텅스텐 실리사이드막의 표면 거칠기는 다결정 실리？의 인 농도가 적을수록 평탄하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.156-157
• /
• 2012

단일 셀에서 비휘발성 및 고속의 휘발성 메모리를 모두 구동할 수 있는 다기능 메모리는 모바일 기기 및 embedded 장치의 폭발적인 성장에 있어 그 중요성이 커지고 있다. 따라서 최근 이러한 fusion기술을 응용한 unified RAM (URAM)과 같은 다기능 메모리의 연구가 주목 받고 있다. 이러한 다목적 메모리는 주로 silicon on insulator (SOI)기반의 1T-DRAM과 SONOS기술 기반의 비휘발성 메모리의 조합으로 이루어진다. 하지만 이런 다기능 메모리는 주로 단결정기반의 SOI wafer 위에서 구현되기 때문에 값이 비싸고 사용범위도 제한되어 있다. 따라서 이러한 다기능메모리를 다결정 실리콘을 이용하여 제작한다면 기판에 자유롭게 메모리 적용이 가능하고 추후 3차원 적층형 소자의 구현도 가능하기 때문에 다결정실리콘 기반의 메모리 구현은 필수적이라고 할 수 있겠다. 본 연구에서는 다결정실리콘을 이용한 channel recessed구조의 다기능메모리를 제작하였으며 각 1T-DRAM 및 NVM동작에 따른 memory 특성을 살펴보았다. 실험에 사용된 기판은 상부 비정질실리콘 100 nm, 매몰산화층 200 nm의 SOI구조의 기판을 이용하였으며 고상결정화 방법을 이용하여 $600^{\circ}C$ 24시간 열처리를 통해 결정화 시켰다. N+ poly Si을 이용하여 source/drain을 제작하였으며 RIE시스템을 이용하여 recessed channel을 형성하였다. 상부 ONO게이트 절연막은 rf sputter를 이용하여 각각 5/10/5 nm 증착하였다. $950^{\circ}C$ N2/O2 분위기에서 30초간 급속열처리를 진행하여 source/drain을 활성화 하였다. 계면상태 개선을 위해 $450^{\circ}C$ 2% H2/N2 분위기에서 30분간 열처리를 진행하였다. 제작된 Poly Si MFM에서 2.3V, 350mV/dec의 문턱전압과 subthreshold swing을 확인할 수 있었다. Nonvolatile memory mode는 FN tunneling, high-speed 1T-DRAM mode에서는 impact ionization을 이용하여 쓰기/소거 작업을 실시하였다. NVM 모드의 경우 약 2V의 memory window를 확보할 수 있었으며 $85^{\circ}C$에서의 retention 측정시에도 10년 후 약 0.9V의 memory window를 확보할 수 있었다. 1T-DRAM 모드의 경우에는 약 $30{\mu}s$의 retention과 $5{\mu}A$의 sensing margin을 확보할 수 있었다. 차후 engineered tunnel barrier기술이나 엑시머레이저를 이용한 결정화 방법을 적용한다면 device의 특성향상을 기대할 수 있을 것이다. 본 논문에서는 다결정실리콘을 이용한 다기능메모리를 제작 및 메모리 특성을 평가하였다. 제작된 소자의 단일 셀 내에서 NVM동작과 1T-DRAM동작이 모두 가능한 것을 확인할 수 있었다. 다결정실리콘의 특성상 단결정 SOI기반의 다기능 메모리에 비해 낮은 특성을 보여주었으나 이는 결정화방법, high-k절연막 적용 및 engineered tunnel barrier를 적용함으로써 해결 가능하다고 생각된다. 또한 sputter를 이용하여 저온증착된 O/N/O layer에서의 P/E특성을 확인함으로써 glass위에서의 MFM구현의 가능성도 확인할 수 있었으며, 차후 system on panel (SOP)적용도 가능할 것이라고 생각된다.

• Journal of Convergence for Information Technology
• /
• v.9 no.3
• /
• pp.75-81
• /
• 2019

In this work, we investigated a low temperature polycrystalline silicon (LTPS) thin film transistors fabrication process on polymer layers. Dehydrogenation and activation processes were performed by a furnace annealing at a temperature of $430^{\circ}C$ for 2 hr. The crystallization of amorphous silicon films was formed by excimer laser annealing (ELA) method. The p-type device performance, fabricated by polycrystalline silicon (poly-Si) films, shows a very good performance with field effect mobility of $77cm^2/V{\cdot}s$ and on/off ratio current ratio > $10^7$. We believe that the poly-Si formed by a LTPS process may be well suited for fabrication of poly-Si TFTs for bendable panel displays such as AMOLED that require circuit integration.

• Proceedings of the Korean Vacuum Society Conference
• /
• 1999.07a
• /
• pp.69-69
• /
• 1999

고집적 DRAM 소자의 캐패시터 제조 공정에 있어 하부 전극을 고농도로 도핑을 하기 위한 방안의 일환으로 고체 P를 이용한 two-zone 확산법으로 다결정 실리콘에 도핑하는 방법을 채택하고 가능성을 검토하였다. 기존의 도핑방법과는 달리 불필요한 산화막을 형성하지 않고 굴곡진 표면을 따라 균일하게 고농도로 도핑할 수 있는 장점이 있다. 본 실험에서는 단결정 실리콘 및 다결정 실리콘에 대해 온도와 시간을 달리하여 P를 도핑하고, SIMS 분석으로 실험 조건에 따른 표면 농도를 분석하였다. 또한 도핑 온도를 달리하여, PH3를 이용하여 도핑한 경우와 비교 분석하였다. 표면 부근의 고농도 도핑을 위해서는 도핑온도를 저온으로 가져가고 도핑시간을 길게 가져가는 것이 유리하고, 고체 P를 사용한 경우에 있어서 PH3에 비해 표면 부근의 농도가 약 10배 정도 고농도로 도핑된 것을 알 수 있었다. 실제 소자에서의 적용 가능성을 보기 위하여, 캐패시터를 제작하여 전기적 특성을 분석하였다.

• 한국신재생에너지학회:학술대회논문집
• /
• 2005.11a
• /
• pp.666-666
• /
• 2005

• Proceedings of the KIEE Conference
• /
• 2009.07a
• /
• pp.1225_1226
• /
• 2009

유리 기판 상에 이중 게이트 절연막을 가지는 우수한 특성의 P형 엑시머 레이저 어닐링 (ELA) 다결정 실리콘 박막 트랜지스터를 제작하였다. 그리고 P형 짧은 채널 ELA 다결정 실리콘 박막 트랜지스터의 오프 상태 스트레스 하에서의 전기적 특성을 분석하였다. 스트레스하에서 긴 채널에서의 문턱 전압은 양의 방향으로 거의 이동하지 않는 (${\Delta}V_{TH}$ = 0.116V) 반면, 짧은 채널 박막 트랜지스터의 문턱 전압은 양의 방향으로 상당히 이동 (${\Delta}V_{TH}$ = 2.718V)하는 것을 확인할 수 있었다. 이런 짧은 채널 박막 트랜지스터에서 문턱 전압의 양의 이동은 다결정 실리콘 막과 게이트 산화막 사이의 계면에서의 전자 트랩핑 때문이다. 또한, 박막 트랜지스터의 누설 전류는 오프 상태 스트레스 하에서의 채널 영역의 홀 전하로 인하여 온 전류 수준을 감소시키지 않고 억제될 수 있었다. C-V 측정 결과는 계면의 전자 트랩핑이 드레인 접합 영역부근에서 발생한다는 것을 나타낸다.

• Journal of the Korean Vacuum Society
• /
• v.11 no.4
• /
• pp.225-229
• /
• 2002

LPCVD silicon films were deposited at temperatures between $560^{\circ}C$ and $650^{\circ}C$ Structure, surface roughness, films thickness and residual stress were measured by using XRD, SEM, ellipsometer, $Tektak^3$, Tencor FLX-2320 and other techniques. Polysilicon films of low stress, small surface roughness were obtained when the films are deposited at $560^{\circ}C$ in the amorphous phase and subsequently annealed to make polycrystalline silicon layers at $900^{\circ}C$ -$1100^{\circ}C$. The silicon films deposited in amorphous phase and crystallized by post thermal treatment showed better mechanical properties.