• 한국재료학회지
• /
• 제22권4호
• /
• pp.190-194
• /
• 2012

The formation of high-quality polycrystalline silicon (poly-Si) on relatively low cost substrate has been an important issue in the development of thin film solar cells. Poly-Si seed layers were fabricated by an inverse aluminum-induced crystallization (I-AIC) process and the properties of the resulting layer were characterized. The I-AIC process has an advantage of being able to continue the epitaxial growth without an Al layer removing process. An amorphous Si precursor layer was deposited on Corning glass substrates by RF magnetron sputtering system with Ar plasma. Then, Al thin film was deposited by thermal evaporation. An $SiO_2$ diffusion barrier layer was formed between Si and Al layers to control the surface orientation of seed layer. The crystallinity of the poly-Si seed layer was analyzed by Raman spectroscopy and x-ray diffraction (XRD). The grain size and orientation of the poly-Si seed layer were determined by electron back scattering diffraction (EBSD) method. The prepared poly-Si seed layer showed high volume fraction of crystalline Si and <100> orientation. The diffusion barrier layer and processing temperature significantly affected the grain size and orientation of the poly Si seed layer. The shorter oxidation time and lower processing temperature led to a better orientation of the poly-Si seed layer. This study presents the formation mechanism of a poly seed layer by inverse aluminum-induced crystallization.

• 대한전자공학회논문지SD
• /
• 제47권10호
• /
• pp.34-41
• /
• 2010

본 연구를 통해서 대 면적, 저 전력 AMOLED 용용에 적합한 고 개구율 픽셀 보상회로와 이에 대한 구동회로를 제안하였다. 균일도는 다소 떨어지지만 안정성과 이동도가 뛰어난 저온 다결정 실리콘(LTPS) 박막 트랜지스터(TFT)를 기반으로 설계했다. 픽셀의 불량률을 낮추고 배면발광방식에 적합하도록 픽셀 보상회로를 보다 간단하게 개선하여 고 개구율 특성을 갖도록 했다. 제안하는 고 개구율 픽셀 보상회로는 일반적인 구동방식을 사용할 경우 명암비에서 큰 손해를 볼 수가 있으므로, 명암비를 높게 유지하기 위한 구동방식 및 구동회로를 제안하여 검증하였다. 이와 더불어 동영상 특성을 개선하기 위해 black data insertion 방식을 구현할 수 있도록 설계했다. 배면발광방식의 19.6" WXGA AMOLED 패널에 대해 설계했으며, 픽셀의 평균 개구율은 41.9%로 기존에 비해 8.9% 증가했다. TFT의 $V_{TH}$ 편차가 ${\pm}0.2\;V$일 때, 패널의 불균일도와 명암비는 각각 6% 이하와 10만:1 이상으로 예측되었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.368-368
• /
• 2016

그래핀(Graphene)은 탄소 원자가 6각 구조로 이루진 2차원 알려진 물질 중 가장 얇은(0.34 nm) 두께의 물질이며 그 밴드구로조 인해 우수한 전자 이동도($200000cmV^{-1}s^{-1}$)를 가지고 있며, 이외에도 기계적, 화학적으로 뛰어난 특성을 가진다. 대면적화 된 그래핀을 성장시키기 위한 방법으로는 화학적 기상 증착법(Chemical Vapor Deposition)이 있다. 하지만 실제 여러 전이금속에서 합성되는 그래핀은 다결정으로, 서로 다른 면 방향을 가진 계면에서 전자의 산란이 일어나며, 고유의 우수한 특성이 저하되게 된다. 따라서 전자소재로 사용되기 위해서는 단결정의 대면적화 된 그래핀에 대한 연구가 지속적으로 이루어지고 있다. 앞서의 두 문제점 중, 단결정의 그래핀 합성에 크게 영향을 미치는 요인으로는 크게 합성 온도, 촉매 기판의 탄소 용해도, 촉매 표면에서의 탄소 원자의 확산성이 있다. 본 연구에서는 구리, 니켈, 실리콘에 비해 탄소 용해도가 낮으며, 탄소 원자의 높은 확산성으로 인해 단결정의 단층 그래핀을 합성에 적합하다고 보고된 저마늄(Germanium) 기판을 사용하여 그래핀을 합성하였다. 단결정의 그래핀을 성장시키기 위해 메탄(Methane; $CH_4$)가스의 주입량과 수소 가스의 주입량을 제어하여 성장 속도를 조절 하였으며, 성장하는 그래핀의 면방향을 제어하고자 하였다. 표면의 산화층(Oxidized layer)을 제거하기 위하여 불산(Hydrofluoric acid)를 사용하였다. 불산 처리 후 표면의 변화는 원자간력현미경(Atomic force microscopipe)을 통하여 분석하였다. 합성된 그래핀의 특성을 저 에너지 전자현미경(Low energy electron microscopy), 광전자 현미경(Photo emission electron microscopy), 라만 분광법(Raman spectroscopy), 원자간력현미경(Atomic force microscopy)와 투과전자현미경 (transmission electron microscopy)을 이용하여 기판 표면의 구조와 결정성을 분석하였다.

• 전자공학회논문지
• /
• 제53권11호
• /
• pp.48-55
• /
• 2016

노트북, 테블릿 PC 및 스마트폰 등의 휴대 기기를 위한 디스플레이의 전력소모를 낮추기 위해, 주변 밝기에 따라서 디스플레이의 밝기를 조정할 수 있는 광 센서 시스템을 연구하였다. 또한, 휴대 기기의 복잡도와 비용에 크게 영향을 주지 않도록, 광 센서 시스템을 디스플레이 패널에 일체형으로 구현하고자 했으며, 이를 위해서 저온 다결정 실리콘 박막트렌지스터를 이용하여 패널에 광 센서와 신호취득 회로를 집적하고자 했다. 주변 밝기를 감지하는 광 센서의 패널 간 편차를 별도의 공정 설비없이 신뢰성 있게 보정할 수 있도록, 새로운 보정 방식을 제안하였다. 이와 더불어 최종 데이터를 디지털화하기 위한 아날로그-디지털 변환기를 포함한 신호취득 회로를 제안하고 검증하였다. 제안하는 회로는 집적하기에 적합하도록 간단한 구동 신호로 동작되며, 인식 가능한 입력 밝기는 10에서 10,000 lux까지이다. 제안하는 신호취득 회로의 신호취득 주파수는 100Hz이며, 20개의 출력 레벨에 대한 최대 차등 불균일 오차는 0.5 LSB 이하이다.

• 한국정보전자통신기술학회논문지
• /
• 제2권1호
• /
• pp.3-9
• /
• 2009

AMOLED 디스플레이는 LCD에 비해 넓은 시야각, 빠른 응답 속도, 박막화의 용이성 등의 많은 장점들을 갖고 있으나 불균일한 TFT의 전기적 특성과 전원선의 전압 강하에 의한 휘도 불균일, 잔상 현상 및 수명 등과 같은 많은 문제점들이 있다. 이 중에서 본 논문에서는 구동 TFT 소자의 hysteresis 현상에 의해 발생하는 가역적 잔상 현상을 개선하고자 한다. TFT의 hysteresis 특성을 개선하기 위해 게이트 산화막 증착 전에 표면 처리 조건을 변경하였다. 게이트 산화막 증착 전에 실시한 자외선 및 수소 플라즈마 표면 처리는 게이트 산화막과 다결정 실리콘 박막 사이의 계면 trap 밀도를 $3.11{\times}10^{11}cm^{-2}$로 감소시켰고, hysteresis 레벨을 0.23 V로 줄였으며 출력 전류 변화율을 3.65 %로 감소시켰다. 자외선 및 수소 플라즈마 처리를 행함으로써 AMOLED 디스플레이의 가역적 잔상을 많이 개선할 수 있을 것으로 기대된다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2004년도 춘계학술대회 논문집 디스플레이 광소자분야
• /
• pp.173-176
• /
• 2004

In this study we investigated post ELA(Excimer Laser Annealing) effect on SMC (Silicide Mediated Crystalization) poly-Si (Polycrystalline Silicon) to improve the characteristics of poly-Si. Combining SMC and XeCl ELA were used to crystallize the a-Si (amorphous Silicon) at various ELA energy density for LTPS (Low Temperature Polycrystalline Silicon). We fabricated the conventional SMC poly-Si with no SPC (Solid Phase Crystallization) phase using UV heating method[1] and irradiated excimer laser on SMC poly-Si, so called SMC-ELA poly-Si. After using post ELA we can get better surface morphology than conventional ELA poly-Si and enhance characteristics of SMC poly-Si. We also observed the threshold energy density regime in SMC-ELA poly-Si like conventional ELA poly-Si.

• 한국전기전자재료학회논문지
• /
• 제24권11호
• /
• pp.900-904
• /
• 2011

In this paper, we investigated an anomalous hump phenomenon under the positive bias stress in p-type LTPS TFTs. The devices with inferior electrical performance also show larger hump phenomenon. which can be explained by the sub-channel induced from trapped electrons under thinner gate oxide region. We can confirm that the devices with larger hump have larger interface trap density ($D_{it}$) and grain boundary trap density ($N_{trap}$) extracted by low-high frequency capacitance method and Levinson-Proano method, respectively. From the C-V with I-V transfer characteristics, the trapped electrons causing hump seem to be generated particularly from the S/D and gate overlapped region. Based on these analysis, the major cause of an anomalous hump phenomenon under the positive bias stress in p-type poly-Si TFTs is explained by the GIDL occurring in the S/D and gate overlapped region and the traps existing in the channel edge region where the gate oxide becomes thinner, which can be inferred by the fact that the magnitude of the hump is dependent on the average trap densities.

• 대한전자공학회논문지
• /
• 제21권6호
• /
• pp.34-41
• /
• 1984

RMOS(refractors metal oxide semiconductor)의 게이트 금속으로 사용되는 Mo2N/Mo 이중층을 N2와 Ar을 혼합하여 저온의 반응성 스펏터링법으로 제조하였다. Ar : N2=95 : 5로 혼합된 가스 분위기에서 반응성 스펏터링을 할 때 Mo2N이 잘 형성되었다. 이렇게 제조한 Mo2N 박막은 면저항이 약 1.20∼1.28Ω/□로서 다결정 실리콘의 1/10정도가 되어 반도체 소자의 동작속도를 크게 향상시킬 것으로 기대된다. 1100℃의 N2분위기에서 PSC(phosphorus silicate glass)를 불순물 확산원으로 하여 소오스와 드레인의 불순물 확산을 할때 Mo2N 박막이 Mo으로 환원되어 확산전의 면저항보다 훨씬 작은 약 0.38Ω/□정도의 면저항을 나타내었다. 본 실험에서 제작한 자기정렬된 RMOSFET의 문턱전압은 약 -1.5V이고 결핍과 증가의 두 가지 동작특성을 나타내었다.

• 대한전자공학회논문지SD
• /
• 제37권4호
• /
• pp.31-37
• /
• 2000

금속 유도 측면 결정화 (Metal-Induced Lateral Crystallization; MILC)에 의해 저온다결정 실리콘 박막트랜지스터를 형성할 때 Ni박막을 게이트와 소오스/드레인간 경계로부터 거리를 달리하여 형성한 뒤 결정화시킴으로써 소오스와 드레인으로부터 결정화가 진행되어 서로 만나는 경계 면을 채널 내부 외부에 인위적으로 위치시킬 수 있었고 이들의 전기적 특성비교를 통하여 MILC경계가 트랜지스터 특성에 미치는 영향을 고찰할 수 있었다. MILC 경계를 채널 내부로부터 제거시킴으로써 On Current, Subthreshold slope 특성을 향상시킬 수 있었고 누설전류 특성도 크게 향상시킬 수 있었다. 채널 내부에 MILC 경계가 존재할 경우 전기적 스트레스를 인가함에 따라 누설전류의 양이 감소하였고, 전체 감소량은 채널 폭이 넓을수록 증가하였고 채널길이에는 무관하였다.

• 한국진공학회지
• /
• 제12권2호
• /
• pp.130-135
• /
• 2003

최근, poly-Si 박막은 저가의 박막소자응용을 위하여 사용되어 왔다. 그러나, 유리기판 위에서 일반적인 고상결정화(SPC) 방식으로 poly-Si 박막을 얻기는 불가능하다. 이러한 단점 때문에 유리와 같은 저가기판 위에 poly-Si을 결정화하는 연구가 최근 다양하게 진행되고 있다. 본 논문에서는 급속열처리(RTA)를 이용하여 유연한 기판인 몰리브덴 기판 위에서 a-Si:H를 성장시킨 후 고온결정화에 대한 연구를 진행하였다 고온결정화된 poly-Si 박막은 150$\mu\textrm{m}$ 두께의 몰리브덴 기판 위에 성장되었으며 결정화 온도는 고 진공하에서 $750^{\circ}C$~$1050^{\circ}C$ 사이에서 결정화된 시료에 대하여 결정화도, 결정화 면방향, 표면구조 및 전기적 특성이 조사되었다. 결정화온도 $1050^{\circ}C$에서 3분간 결정화된 시료의 결정화도는 92%를 나타내고 있었다. 결정화된 poly-Si 박막으로 제작된 TFT 소자로부터 전계효과 이동도 67 $\textrm{cm}^2$/Vs을 얻을 수 있었다.