• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2014.05a
• /
• pp.790-791
• /
• 2014

본 논문에서는 처음 레이아웃을 접하는 학생들이 쉽게 레이아웃을 할 수 있도록 논리게이트의 입력 수에 따른 소스/드레인 접합면의 개수 및 출력 단자에 연결되는 드레인 접합면의 개수를 간단한 수식으로 설명하고자 한다. 일반적으로 디지털 회로에서는 직렬로 연결되는 트랜지스터의 경우 하나의 접합면으로 트랜지스터의 소스와 또 다른 트랜지스터의 드레인으로 동작하도록 레이아웃 된다. 그리고 출력 단자에 연결되는 드레인 접합면의 개수를 줄어야만 논리게이트의 동작속도를 향상시킬 수 있다. 그러므로 출력단자를 구성하는 드레인 접합의 개수를 수식으로 제시하고 설명함으로서 초보자도 쉽게 레이아웃을 할 수 있도록 하고자 한다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.45 no.12
• /
• pp.1-7
• /
• 2008

Magnetic Tunneling Junction (MTJ) has been used as a nonvolatile universal storage element mainly in memory technology. However, according to several recent studies, magneto-logic using MTJ elements show much potential in substitution for the transistor-based logic device. Magneto-logic based on MTJ can maintain the data during the power-off mode, since an MTJ element can store the result data in itself. Moreover, just by changing input signals, the full logic functions can be realized. Because of its programmability, it can embody the reconfigurable magneto-logic circuit in the rigid physical architecture. In this paper, we propose a novel 3-bit arbitrary magneto-logic circuit beyond the simple combinational logic or the short sequential one. We design the 3-bit magneto-logic which has the most complexity using MTJ elements and verify its functionality. The simulation results are presented with the HSPICE macro-model of MTJ that we have developed in our previous work. This novel magneto-logic based on MTJ can realize the most complex logic function. What is more, 3-bit arbitrary logic operations can be implemented by changing gate signals of the current drivel circuit.

• Journal of Practical Engineering Education
• /
• v.8 no.2
• /
• pp.95-101
• /
• 2016

In this paper, we introduce an implementation method of switch-based LED (Light Emitting Diode) Art logic circuits to help understanding the operation principle of digital logic circuits. Digital logic circuit practice using bread board is widely practiced in colleges or high schools in South Korea. However, actual digital logic circuit practice lacks examples of basic implementation, and as results of this problem, study with more complicated examples disturbs understanding the basic operation principle of digital logic circuits. Therefore, we proposed and tested an implementation method of switch-based LED Art logic circuits to help understanding the necessity of digital logic circuits which control signals of multiple output devices simultaneously.

• ETRI Journal
• /
• v.9 no.1
• /
• pp.37-42
• /
• 1987

개인용 전자자동설계 시스팀인 EDAS_P의 schematic으로부터 직접 디지틀 회로의 논리동작을 시뮬레이션할 수 있는 게이트 레벨 논리 시뮬레이터(GLSIM_P)를 IBM PC에서 C언어를 이용하여 개발하였다. 다룰수 있는 소자로는 input clock, 일반 게이트 및 clocked 게이트, ROM, RAM, PLA등이다. 논리신호 레벨은 1, 0,*(intermediate)이다. 효율적인 논리해석을 위해 selective trace 및 event driven 방식을 도입하였으며 게이트 500개 정도까지 해석이 가능하다.

• Proceedings of the Korean Information Science Society Conference
• /
• 1999.10b
• /
• pp.371-373
• /
• 1999

축구경기는 세계적으로 널리 알려진 스포츠이다. 특히, 한국과 일본은 2002년 월드컵을 개최하는 나라이다. 이와 같은 배경에서, 우리는 퍼지 논리를 이용하여 축구 선수들의 기본적인 동작(Motion)을 인식하는 알고리즘을 제안한다. 여기서 기본 동작이란, 걷기, 뛰기, 드리블하기, 서있기 등으로 정의한다. 만약 우리가 축구경기 장면 비디오를 통해 동작 인식을 필요로 한다면, 특징 패턴은 축구선수들의 양다리 각과 한 축구선수와 공과의 거리가 중요 요소가 될 것이다. 이 논문은 축구 선수 및 공의 추적(Tracking)을 통해 전처리된 데이터를 얻을 수 있다고 가정한다. 실험결과를 통해 축구선수 뿐만 아니라 스포츠 경기에서 선수들의 기본 동작 인식에 퍼지 논리를 적용할 수 있음을 알 수 있었다.

• Proceedings of the KAIS Fall Conference
• /
• 2010.05a
• /
• pp.357-359
• /
• 2010

본 논문에서는 논리 설계를 위해서 I-ROB 3000이라는 로봇 키트를 사용하여 논리 설계를 검증하였다. 이 검증에는 iRoV-Lab 3000의 장착된 로봇 모듈인 FPA 모듈,Stepper Motor 모듈,적외선 송수신센서 모듈, 카메라 모듈,RF 모듈 LED,TEXT LCD, 7-segment를 제어하기 위한 FPGA를 사용하며,FPGA설계를 위해 Schematic Design 또는HDL에 대해 연구한다.로봇 설계 시스템의 내부구조를 이해하고 개발환경을 구축할수 있다. 로봇의 구성요소와 각각의 구성요소(Sensor 모듈,display 모듈, Stepper Motor 모듈,RF 모듈)의 동작 원리를 개발한다.

• Journal of the Korean Institute of Telematics and Electronics C
• /
• v.35C no.11
• /
• pp.1-10
• /
• 1998

The advent of deep submicron technologies in the age of portable electronic systems creates a moving target for CAB algorithms, which now need to reduce power as well as delay and area in the existing design methodology. This paper presents a resynthesis algorithm for logic decomposition on mapped circuits. The existing algorithm uses a Huffman encoding, but does not consider glitches and effects on logic depth. The proposed algorithm is to generalize the Huffman encoding algorithm to minimize the switching activity of non-critical subcircuits and to preserve a given logic depth. We show how to obtain a transition-optimum binary tree decomposition for AND tree with zero gate delay. The algorithm is tested using SIS (logic synthesizer) and Level-Map (LUT-based FPGA lower power technology mapper) and shows 58%, 8% reductions on power consumptions, respectively.

• KIISE Transactions on Computing Practices
• /
• v.21 no.5
• /
• pp.351-358
• /
• 2015

As smart phones with built-in sensors are developed, research on recognition using wearable devices is increasing. Existing papers are mostly limited on research to personal activity recognition. In this paper, we propose a method to recognize conceptual group activity. Before doing recognition, we generate new data based on the analysis of the conceptual group activity in a classroom. The study focuses on three activities in the classroom environment: Taking Lesson, Doing Presentation and Discussing. With the proposed algorithm, the recognition rate is over 96%. Using this method in real time will make it easy to automatically analyze the activity and the purpose of the classrooms. Moreover, it can increase the utilization of the classroom through the data analysis. Further research will focus on group activity recognition in other environments and the design of an group activity recognition system.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2003.11a
• /
• pp.385-388
• /
• 2003

인터넷 인구의 폭주로 트래픽을 줄이려는 노력이 일고 있는 가운데, 우리는 기존에 웹 서버의 성능를 리눅스 커널 단에서 향상시키는 방법을 제안하였다. 사용자 영역의 스레드를 사용하지 않고 커널 영역의 스레드를 사용하고 CPU 개수와 동일한 스레드만 사용함으로서 스레드간의 컨텍스트 스위칭과 시스템 콜 사용의 오버헤드를 줄일수 있었다. 이번에는 이 구조를 CPN(Coloured Petri-Net)을 사용하여 논리적으로 분해하고 그 동작특성을 이해하여 모델링과 실제 데이터를 비교함으로서 프로그램 동작에 관한 논리적 문제점을 발견할 수 있고, 동작특성의 시간특성을 알 수 있다.

• Korean Journal of Optics and Photonics
• /
• v.13 no.2
• /
• pp.151-154
• /
• 2002

All-optical OR logic gate is realized by use of gain saturation and wavelength conversion in the semiconductor optical amplifiers (SOA). It is operated by the nonlinearity of the SOA gain and hence to obtain the sufficient gain saturation of the SOA, pump signals are amplified by an Er-doped fiber amplifier (EDFA) at the input of the SOA. The operation characteristics of all-optical OR logic gate are successfully measured at 2.5 Gbit/s.