• Title/Summary/Keyword: 기판접합

Search Result 489, Processing Time 0.025 seconds

Growth of InGaP on Ge substrates by metalorganic chemical vapor deposition for triple junction solar cells

  • Lee, Sang-Su;Yang, Chang-Jae;Sin, Geon-Uk;Yun, Ui-Jun
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2010.02a
    • /
    • pp.133-133
    • /
    • 2010
  • 3-5족 화합물 반도체를 이용한 집광형 삼중 접합 태양전지는 35% 이상의 광변환 효율로 주목을 받고 있다. 일반적으로 삼중 접합 태양전지는 넓은 영역대의 파장을 흡수하기 위해 밴드갭이 다른 InGaP, GaAs, Ge이 사용된다. 그 중 하부셀은 기계적 강도가 높고 장파장을 흡수할 수 있는 Ge이 사용되는데, p-type Ge 기판위에 III-V 결정막 성장 시 5족 원소가 확산되어 pn접합을 형성하게 된다. 이러한 구조를 가진 Ge 하부셀이 효율적으로 홀-전자 쌍을 형성하기 위해서는 두꺼운 베이스와 얇은 에미터 접합이 필요하다. InGaP의 phosphorus는 낮은 확산계수로 인해 GaAs의 arsenic에 비해 얇은 접합이 형성 가능하며, Ge표면 에칭효과가 더 적다는 장점이 있다. 이를 고려해 우리 연구그룹에서는 metalorganic chemical vapor depostion(MOCVD)을 이용하여 Ge기판위에 성장한 InGaP layer의 특성을 관찰해 보았다. <111>로 $6^{\circ}$ 기울어진 p-type Ge(100) 기판위에 MOCVD를 통해 InGaP layer를 형성하였고, 성장된 layer를 atomic force microscope(AFM)와 high-resolution x-ray diffraction(HRXRD)을 이용하여 표면형상, 조성, 응력상태 등을 각각 관찰하였다. 또한 phosphorus 확산에 의해 형성되는 도핑농도는 electrochemical capacitance-voltage(ECV)을 이용하여 관찰하였다. 성장된 Ge기판위의 InGaP layer의 경우 특징적으로 높이 50 nm, 밑변 길이 $1\;{\mu}m$의 경사진 표면을 관찰할 수 있었으며, 이러한 구조는 TMIn과 TMGa의 비율이 증가 할수록 감소하였다. 따라서 이러한 경사진 형태의 구조는 격자 불일치 때문인 것으로 판단된다. 추가적으로 V/III ratio의 최적화를 통해 1.3 nm의 표면 거칠기를 갖는 InGaP layer를 얻을 수 있었다. ECV를 통해 Ge 하부셀의 pn접합 형성을 관찰한 결과 약 160 nm에서 접합이 형성되는 것을 관찰할 수 있었다. 또한, 같은 성장 조건의 샘플을 1000 초 열처리 후에 접합깊이의 변화를 관찰한 결과 180 nm에서 접합이 관찰되었지만, GaAs의 arsenic에 의한 pn접합은 열처리 후에 그 깊이가 170 nm에서 300 nm로 증가 하였다. 따라서 삼중접합 태양전지의 제작 공정을 고려할 경우 phosphorus에 의한 접합 형성이 Ge 하부셀의 동작 특성에 유리할 것으로 판단된다.

  • PDF

A Study on electrical and mechanical reliability assessment of Sn-3.5Ag solder joint (Sn-3.5Ag BGA 솔더 조인트의 전기적, 기계적 신뢰성에 관한 연구)

  • Sung, Ji-Yoon;Lee, Jong-Gun;Yun, Jae-Hyeon;Jung, Seung-Boo
    • Proceedings of the KWS Conference
    • /
    • 2009.11a
    • /
    • pp.80-80
    • /
    • 2009
  • 패키징 구조의 발전이 점차 중요한 문제로 대두되어, 칩의 집적 기술의 발전에 따라 실장기술에서도 고속화, 소형화, 미세피치화, 고정밀화, 고밀도화가 요구되고있다. 최근 선진국을 중심으로 전자 전기기기 및 부품의 실장기술에서도 환경 친화적인 기술을 요구함에 따라, 저에너지 공정 및 무연 실장 기술에 대한 연구가 활발하게 진행되고 있다. 기존의 SOP(Small Out-line Package), QFP(Quad Flat Package) 등은 소형화, 다핀화, 고속화, 실장성에 한계가 있기 때문에, SMT(Surface Mount Technology) 형식으로 된 BGA(Ball Grid Array)가 휴대형 전화를 비롯한 기타 전자 부품 실장에 널리 사용되고 있다. BGA ball shear 법은 BGA 모듈의 생산 및 취급 중에 발생할지도 모르는 기판에 수평으로 작용하는 기계적인 전단력에 BGA solder ball이 견딜 수 있는 정도를 측정하기 위해 사용되는 시험법이다. 전단 시험에 의한 전단 강도의 측정 외에 전기전도도 측정, 파면 관찰, 이동거리(displacement), 유한요소 해석법 등을 병행하여 시험법의 신뢰성 향상에 대한 연구가 이루어지고 있다. 본 실험에서는 지름이 $500{\mu}m$인 Sn-3.5Ag 솔더볼을 이용하여 세라믹 기판을 접합하여 BGA 패키지를 완성하였다. 상부 기판에 솔더볼을 정렬시켜 리플로우 방법으로 접합 한 후 솔더볼이 접합된 상부 기판과 하부 기판을 접합 하여 시편을 제작하였다. 접합된 시편들은 $150^{\circ}C$에서 0~800시간 열처리를 실시하였고, 열처리를 하면서 각각 $3{\times}10^2A/cm^2,\;5{\times}10^3A/cm^2$의 전류를 인가하였다. 시편들을 전단 시험기를 이용하여 솔더볼의 기계적 특성 평가를 하였으며, 계면 반응을 관찰하였다.

  • PDF

Field Emission Properties of Carbon Nanotubes on Metal Binder/Glass Substrate

  • Jo, Ju-Mi;Lee, Seung-Yeop;Kim, Yu-Seok;Park, Jong-Yun
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2011.08a
    • /
    • pp.386-386
    • /
    • 2011
  • 탄소나노튜브는 큰 길이 대 직경 비와 뛰어난 전기적 특성으로 인해 차세대 전계 방출 소자로 주목 받고 있다. 실질적인 전계방출 디스플레이로의 응용을 위한 대면적 제작과 유리 기판 사용을 위해 이용되었던 페이스트(paste)법은 높은 전기장 하에서 장시간 전계방출시 탄소나노튜브 전계방출원과 페이스트(paste)간의 낮은 접착력 때문에 발생하는 탄소나노튜브의 탈루현상(omission)과 유기물질(organic paste)에서 발생하는 탈기체(out-gassing) 문제점이 있었다. 최근 이런 문제점을 개선하기 위해 유기물질(organic paste)를 대체하여 금속바인더(metal binder) 물질을 사용한 결과들이 보고되고 있다. 본 연구에서는 유리기판 위에 제작된 탄소나노튜브 전계방출원의 수명 향상을 위하여 금속바인더와 후속 열처리법의 변화에 따른 전계방출 안정성을 분석하였다. 금속바인더는 접합층/ 접착층(soldering layer/ adhesive layer)으로 구성되어 있으며, 일반적인 소다석회유리(soda-lime glass)에 스퍼터(DC magnetron sputtering system)를 이용하여 증착하였다. 접착층은 유리기판과 접합층의 접착력 향상을 위해 사용되며, 접합층은 기판과 탄소나노튜브 전계방출원을 접합하는 역할과 전계방출 측정시 전극이 되기 때문에 우수한 전기 전도성과 내산화성을 필요로 한다. 본 실험에서는 일반적으로 유리기판과 접착력이 좋다고 알려진 Cr, Ti, Ni, Mo을 접착층으로 사용하였으며, 접합성과 전기전도성, 내산화성이 뛰어난 귀금속 계열의 금속을 접합층으로 사용하였다. 탄소나노튜브를 1,2-디클로로에탄(1,2-dichloroethane, DCE)에 분산시킨 용액을 스프레이방법을 이용하여 증착시켰으며, 후속 열처리 방법을 통하여 접합층과 결합시켰다. 금속바인더와 후속 열처리법의 변화에 따른 접착력과 표면형상(morphology)의 변화를 주사전자현미경(scanning electron microscopy)를 이용하여 분석하였으며, 다이오드 타입에 디씨 바이어스(DC bias)를 사용하여 전계방출특성을 측정하였다[1,2].

  • PDF

Characteristics of a-Si:H/c-Si interface and heterojunction solar cells depending on silicon wafer wet chemical cleaning (실리콘 기판 습식 세정에 따른 a-Si:H/c-Si 계면 및 이종접합 태양전지 특성 분석)

  • Song, Jun-Yong;Jeong, Dae-Young;Kim, Chan-Seok;Park, Sang-Hyun;Cho, Jun-Sik;Yun, Kyoung-Hun;Song, Jin-Soo;Lee, Jun-Sin;Kim, Dong-Hwan;Lee, Jeong-Chul
    • 한국신재생에너지학회:학술대회논문집
    • /
    • 2009.06a
    • /
    • pp.168-168
    • /
    • 2009
  • 고효율 실리콘 이종접합 태양전지 제작을 위한 요소기술 중 a-Si:H/c-Si 간의 계면 안정화는 태양전지 효율에 중요한 역할을 한다. 본 연구에서는 n-type 결정질 실리콘 기판을 사용하여, 소수전하들의 재결합을 방지하고, 계면 안정화를 실행하는 방안으로 실리콘 기판 습식 세정을 수행하였다. 반도체 공정에서 일반적으로 알려진 RCA 세정기법에 HF 세정을 마지막공정으로 추가하여 자연 산화막과 기타 불순물을 더욱 효과적으로 제거할 수 있도록 실험을 진행하였다. 마지막 공정으로 추가된 HF 세정에 의한 a-Si:H/c-Si 계면 안정화 효과를 관찰하기 위하여 HF농도와 HF 세정시간에 따른 소수반송자 수명을 측정하였다. 또한 HF 세정 이후 공정의 영향을 확인하기 위하여 PE-CVD법으로 a-Si:H 박막 증착 이전 실리콘 기판의 온도와 상온에서 머무는 시간에 따른 a-Si:H/c-Si 계면안정화 특성을 분석하였다. 본 실험을 통해 HF세정공정이 계면특성에 미치는 영향을 확인하였으며 실리콘 기판 습식 세정이 이종접합태양전지 특성에 미치는 영향을 분석하였다.

  • PDF

Effects of Bonding Conditions on Mechanical Strength of Sn-58Bi Lead-Free Solder Joint using Thermo-compression Bonding Method (열압착 접합 조건에 따른 경·연성 인쇄회로기판 간 Sn-58Bi 무연솔더 접합부의 기계적 특성)

  • Choi, Ji-Na;Ko, Min-Kwan;Lee, Sang-Min;Jung, Seung-Boo
    • Journal of the Microelectronics and Packaging Society
    • /
    • v.20 no.2
    • /
    • pp.17-22
    • /
    • 2013
  • We investigated the optimum bonding conditions for thermo-compression bonding of electrodes between flexible printed circuit board(FPCB) and rigid printed circuit board(RPCB) with Sn-58Bi solder as interlayer. In order to figure out the optimum bonding conditions, peel test of FPCB/RPCB joint was conducted. The peel strength was affected by the bonding conditions, such as temperature and time. The fracture energies were calculated through F-x (Force-displacement) curve during peel test and the relationships between bonding conditions and fracture behaviors were investigated. The optimum condition for the thermo-compression bonding with Sn-58Bi solder was found to be temperature of $195^{\circ}C$ and time of 7 s.

플라즈마 이온주입(Plasma Immersion Ion Implantation, PIII) 방법으로 Boron 도핑된 실리콘 기판의 도펀트 활성화와 기판손상에 관한 연구

  • 이기철;유정호;고대홍;강호인;김영진;김재훈
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 1999.07a
    • /
    • pp.184-184
    • /
    • 1999
  • 반도체소자의 고집적, 미세화에 따라 MOSFET 소자에서의 고농도, 미세접합이 요구되고 있다. 이러한 고농도, 미세접합을 형성하기 위하여 기존의 저에너지 이온주입법을 대체 또는 병행할 목적으로 플라즈마 이온주입방법이 활발히 연구되고 있다. 본 연구에서는 플라즈마 이온주입방법을 이용하여 (100) 실리콘 기판에 보론을 주입후 열처리하여 형성된 p+층의 도펀트의 활성화와 이온주입으로 인한 실리콘 기판의 손상을 고찰하였다. 본 실험에서 (100)실리콘 기판에 도핑할 소스 가스로 BF3을 주입하고, D.C. pulse 플라즈마 도핑시스템을 사용하여 플라즈마 내의 보론이온을 웨이퍼 홀더에 -1~-5kV의 인가된 음전압에 의해 가속시키어 실리콘 웨이퍼에 주입하였다. 주입에너지 -1kV, -3kV, -5kV와 1$\times$1015, 3$\times$1515의 dose로 주입된 실리콘 기판을 급속가열방식(RTP)을 사용하여 $600^{\circ}C$~110$0^{\circ}C$의 온도구간에서 10초와 30초로 열처리하여 도펀트의 활성화와 미세접합을 형성한 후 SIMS, four-point probe, Hall 측정, 그리고 FT-IR을 이용하여 플라즈마 이온주입된 도펀트의 거동과 활성화율을 관찰하였고 FT-IR과 TEM의 분석을 통하여 이온주입으로 인한 실리콘 기판의 손상을 고찰하였다. SIMS, four-point probe, Hall 측정, 그리고 FT-IR의 분석으로 열처리 온도의 증가에 따라 도펀트의 활성화율이 증가하였고, 이온주입 에너지와 dose 그리고 열처리 시간의 증가에 따라서 주입된 도펀트의 활성화는 증가하였다. 그리고 주입에너지와 dose 그리고 열처리 시간의 증가에 따라서 주입된 도펀트의 활성화는 증가하였다. 그리고 주입에너지와 dose를 증가시키면 접합깊이가 증가함을 관찰하였다. 이온주입으로 인한 기판손상의 분석을 광학적 방법인 FT-IR과 미세구조를 분석할 수 있는 TEM을 이용하여 분석하였다. 이온주입으로 인한 dislocation이나 EOR(End Of Range)과 같은 extended defect가 없었고, 이온주입으로 인한 비정질층도 없는 p+층을 얻을수 있었다.

  • PDF

무전해 Ni-P 도금층을 확산방지층으로 사용한 Bi-Te계 열전발전모듈의 제작

  • Jang, Jae-Won;Son, In-Jun;Bae, Seong-Hwa;Park, Gwan-Ho;Jo, Sang-Heum
    • Proceedings of the Korean Institute of Surface Engineering Conference
    • /
    • 2018.06a
    • /
    • pp.104.1-104.1
    • /
    • 2018
  • 열전소자는 열전현상을 이용한 재료로서 여기서 열전현상이란 열을 전기로 또는 전기를 열로 바꿀 수 있는 에너지 변환 현상을 의미한다. 그 중 Bi-Te계 열전소자는 $200^{\circ}C$이하의 온도에서 열전 효율이 우수하기 때문에 항공, 컴퓨터 등의 열전발전 또는 열전냉각 모듈에 널리 사용된다. 열전 모듈 제작시 Bi-Te 소자는 구리 기판에 접합하여 사용하게 되는데 이 때 솔더의 성분인 Sn과 기판의 Cu는 소자내로 확산하여 금속간 화합물을 형성한다. 이렇게 형성된 금속간 화합물은 접합강도를 저하시키는 원인뿐만 아니라 열전 성능을 저하시키는 원인이 된다. 본 연구에서는 이러한 접합강도와 열전성능의 저하를 막기 위해 BiTe 소자의 표면에 $4{\mu}m$두께의 Ni-P 도금 공정을 추가하여 Ni-P 도금층이 Cu와 Sn의 확산을 막는 방지층 역할을 하게 한다. 그리고 도금한 소자를 $3mm{\times}3mm{\times}3mm$로 커팅하여 구리 기판에 접합하여 열전 모듈을 제작하였다. 제작된 열전모듈의 단면을 EPMA분석한 결과 Ni-P 도금층이 확산방지층으로 잘 작용되었음을 확인하였다. 또한 접합강도 측정결과 도금을 하지 않은 Bi-Te소자에 비해 접합강도가 향상되었음을 확인하였다. 따라서 Ni-P도금을 실시함으로서 금속간 화합물 형성을 억제하고 열전모듈의 성능과 접합강도를 향상시킬 수 있었다.

  • PDF

Surface modification of plastic substrates mediated by silane coupling agents and its application for plastic assembly (use poster) (실란 화합물 기반 플라스틱 기판의 표면 개질화 및 저온 저압 접합 공정)

  • Lee, Nae-Yun
    • Proceedings of the Korean Institute of Surface Engineering Conference
    • /
    • 2013.05a
    • /
    • pp.107-108
    • /
    • 2013
  • 플라스틱 기판 표면을 플라즈마 처리시 형성되는 수산화기에 실란화합물을 반응시키면 상온에서도 플라스틱 표면에 다양한 유기기를 도입할 수 있다. 아민기와 에폭시기가 상온에서도 강력한 화학결합을 이루는 원리를 이용하여, 유기기로써 아미노기와 에폭시기를 갖는 두 실란화합물을 선정, 두 고분자 기판에 각각 도입 후 접합시킨 결과, 저온 및 대기압 조건에서도 강력한 본딩을 이루는 것을 확인할 수 있었다.

  • PDF

Current-Voltage Characteristics with Substrate Bias in Nanowire Junctionless MuGFET (기판전압에 따른 나노와이어 Junctionless MuGFET의 전류-전압 특성)

  • Lee, Jae-Ki;Park, Jong-Tae
    • Journal of the Korea Institute of Information and Communication Engineering
    • /
    • v.16 no.4
    • /
    • pp.785-792
    • /
    • 2012
  • In this paper, a current-voltage characteristics of n-channel junctionless and inversion mode(IM) MuGFET, and p-channel junctionless and accumulation mode(AM) MuGFET has been measured and analyzed for the application in high speed and low power switching devices. From the variation of the threshold voltage and the saturation drain current with the substrate bias voltages, their variations in IM devices are larger than junctionless devices for n-channel devices, but their variations in junctioness devices are larger than AM devices for p-channel devices. The variations of transconductance with substrate biases are more significant in p-channel devices than n-channel devices. From the characteristics of subthreshold swing, it was observed that the S value is almost independent on the substrate biases in n-channel devices and p-channel junctionless devices but it is increased with the increase of the substrate biases in p-channel AM devices. For the application in high speed and low power switching devices using the substrate biases, IM device is better than junctionless devices for n-channel devices and junctionless device is better than AM devices for p-channel devices.