• Journal of the Microelectronics and Packaging Society
• /
• v.28 no.2
• /
• pp.89-94
• /
• 2021

The mechanical reliability of flexible devices has become a major concern on their commercialization, where the importance of reliable bonding is highlighted. In terms of component materials' properties, it is important to consider thermal damage of polymer substrates that occupy large area of the flexible device. Therefore, room temperature bonding process is highly advantageous for implementing flexible device assemblies with mechanical reliability. Conventional epoxy resins for the bonding still require curing at high temperatures. Even after the curing procedure, the bonding joint loses flexibility and exhibits poor fatigue durability. To solve this problems, low-temperature and adhesive-free bonding are required. In this work, we develop a room temperature bonding process for polymer substrates using carbon nanotube heated by microwave irradiations. After depositing multiple-wall carbon nanotubes (MWNTs) on PET polymer substrates, they are heated locally with by microwave while the entire bonding specimen maintains room temperature and the heating induces mechanical entanglement of CNT-PET. The room temperature bonding was conducted for a PET/CNT/PET specimen at 600 watt of microwave power for 10 seconds. Thickness of the CNT bonding joint was very thin that it obtains flexibility as well. In order to evaluate the mechanical reliability of the joint specimen, we performed lap shear test, three-point bending test, and dynamic bending test, and confirmed excellent joint strength, flexibility, and bending durability from each test.

• Korean Journal of Materials Research
• /
• v.11 no.7
• /
• pp.556-561
• /
• 2001

We prepared a new a SOS(silicon-on-silicide) wafer pair which is consisted of Si(100)/1000$\AA$-NiSi Si (100) layers. SOS can be employed in MEMS(micro- electronic-mechanical system) application due to low resistance of the NiSi layer. A thermally evaporated $1000\AA$-thick Ni/Si wafer and a clean Si wafer were pre-mated in the class 100 clean room, then annealed at $300~900^{\circ}C$ for 15hrs to induce silicidation reaction. SOS wafer pairs were investigated by a IR camera to measure bonded area and probed by a SEM(scanning electron microscope) and TEM(transmission electron microscope) to observe cross-sectional view of Si/NiSi. IR camera observation showed that the annealed SOS wafer pairs have over 52% bonded area in all temperature region except silicidation phase transition temperature. By probing cross-sectional view with SEM of magnification of 30,000, we found that $1000\AA$-thick uniform NiSi layer was formed at the center area of bonded wafers without void defects. However we observed debonded area at the edge area of wafers. Through TEM observation, we found that $10-20\AA$ thick amourphous layer formed between Si surface and NiSix near the counter part of SOS. This layer may be an oxide layer and lead to degradation of bonding. At the edge area of wafers, that amorphous layer was formed even to thickness of $1500\AA$ during annealing. Therefore, to increase bonding area of Si NiSi ∥ Si wafer pairs, we may lessen the amorphous layers.

• Proceedings of the KIEE Conference
• /
• 2000.11a
• /
• pp.250-255
• /
• 2000

본 "수소 플라즈마를 이용한 SOI 기판 제작 및 SOI 전력용 반도체 소자 제작에 관한 연구"를 통해 수소플라즈마 전처리 공정에 의한 실리콘 기판 표면의 활성화를 통해 실리콘 직접 접합 공정을 수행하여 접합된 기판쌍을 제작할 수 있었으며, 접합된 기판쌍에 대한 CMP(Chemical Mechanical Polishing) 공정을 통해 SOI(Silicon on Insulator) 기판을 제작할 수 있었다. 아울러, 소자의 동작 시뮬레이션을 통해 기존 SOI LIGBT(Lateral Insulated Gate Bipolar Transistor) 소자에 비해 동작 특성이 향상된 이중 채널 SOI LIGBT 소자의 설계 파라미터를 도출하였으며, 공정 시뮬레이션을 통해 소자 제작 공정 조건을 확립하였고, 마스크 설계 및 소자 제작을 통해 본 연구 수행으로 개발된 SOI 기판의 전력용 반도체 소자 제작에 대한 가능성을 확인할 수 있었다.

• Journal of the Microelectronics and Packaging Society
• /
• v.30 no.3
• /
• pp.102-110
• /
• 2023

This paper introduces scarf welding process of thin substrates using flexible laser transmission welding (f-LTW) technology. We examined the behavior of tensile strength relative to the scarf angle for flexible applications. Thin plastic substrates with the thickness of less than 100 ㎛ were bonded and a jig to form a slope at the edge of the substrate was developed. By developing the scarf welding process, we successfully created a flexible bonding technology that maintains joint's thickness after the process. The tensile strength of the joint was assessed through uniaxial test, and we found that the tensile strength increases as the slope of bonding interface decreases. By conducting stress analysis at the bonding interface with respect to the slope angle, design factor of bonding structure was investigated. These findings suggest that the tensile strength depends on the geometry of the joint, even under the same process conditions, and highlights the significance of considering the geometry of the joint in welding processes.

• Journal of Sensor Science and Technology
• /
• v.9 no.2
• /
• pp.134-140
• /
• 2000

Si wafer direct bonding(SDB) technology is very attractive for both Si-on-insulator(SOI) electronic devices and MEMS applications. This paper presents on pre-bonding according to HF pre-treatment conditions in Si wafer direct bonding. The characteristics of bonded sample were measured under different bonding conditions of HF concentration and applied pressure. The bonding strength was evaluated by tensile strength method. A bond characteristic on the interface was analyzed by using FT-IR, and surface roughness according to HF concentration was analyzed by AFM. Si-F bonds on Si surface after HF pre-treatment are replaced by Si-OH during a DI water rinse. Consequently, hydrophobic wafer was bonded by hydrogen bonding of Si-OH$\cdots$(HOH$\cdots$HOH$\cdots$HOH)$\cdots$OH-Si. The pre-bonding strength depends on the HF pre-treatment condition before pre-bonding. (Min : $2.4kgf/cm^2{\sim}$Max : $14.9kgf/cm^2$)

• Proceedings of the KWS Conference
• /
• 2010.05a
• /
• pp.81-81
• /
• 2010

전자 패키징은 미세화, 경량화, 저가화를 지향하고 신뢰성의 향상을 위해 발전해 왔다. 이러한 경향은 전자부품 자체의 성능 향상 뿐 아니라 전자부품을 장착, 고정할 수 있게 하는 인쇄회로 기판(PCB : Printed Circuit Board)의 성능에 많은 관심을 가지게 되었다. 전기적 신호의 손실을 줄이기 위해 전기, 전자 산업체에서는 가볍고 굴곡성이 우수한 연성인쇄회로기판(FPCB : Flexible PCB)과 가격이 싸고 신뢰성이 입증된 경성인쇄회로기판(RPCB : Rigid PCB)이 그 대상이다. 본 논문에서는 이 PCB중에서도 RPCB와 FPCB간의 열압착 방식으로 접합 시 전극간의 접합 양상을 보았다. 이 열압착 방식은 기존에 PCB를 접합하는데 사용하고 있는 connector를 이용한 체결법을 대체하는 기술로써 솔더를 중간층(interlayer)로 이용하여 열과 압력으로 접합하는 방식이다. 이 방식을 connector를 사용하는 방식에 비해 그 부피가 작고 I/O개수에 크게 영향 받지 않으며 자동화 공정이 쉬운 장점을 가지고 있다. 접합의 대상 중 RPCB의 경우는 무전해 니켈 금도금(ENIG : Electroless Nickle Immersion Gold)로 제작하였으며 FPCB의 경우는 ENIG와 유기보호피막(OSP : Organic solderability preservation) 처리하였다. 실험에 사용한 PCB는 $300\;{\mu}m$ pitch의 미세피치이며 솔더의 조성은 Sn-3.0Ag-0.5Cu (in wt%)과 Sn-3.0Ag (in wt%)를 사용하였다. 접합 온도와 접합 시간 그리고 접합 압력에 따라 최적의 접합 조건을 도출하였다. 접합 강도는 $90^{\circ}$ Peel Test를 통해서 측정하였으며 접합면 및 파괴면은 SEM과 EDS를 통하여 분석하였다.

• Proceedings of the KWS Conference
• /
• 2009.11a
• /
• pp.81-81
• /
• 2009

최근 휴대폰, 노트북 등과 같은 소형 멀티미디어 기기의 사용이 증가함에 따라 전자 패키징 산업은 경박단소화를 요구하고 있습니다. 더불어 전기적 신호의 손실을 줄이기 위해 전기, 전자산업체에서는 가볍고 굴곡성이 우수한 연성인쇄회로기판(Flexible Printed Circuit Board, FPCB)과 가격이 싸고 신뢰성이 입증된 경성인쇄회로기판(Rigid Printed Circuit Board, RPCB)의 전극간 접합에 많은 관심을 보이고 있습니다. 기존에 연성인쇄회로기판과 경성인쇄회로기판을 접합하는 방식으로는 connector를 이용한 체결법이 사용되고 있지만 완성품의 부피가 커지고 자동화 공정이 힘들며 I/O 개수가 제한적이어서 신호전달에 취약한 단점이 있습니다. 또한, 최근 FPCB를 RPCB에 접합하는데 interconnection으로 이방성 도전 필름(Anisotropic conductive film, ACF) 또는 비전도성 필름(Non-conductive film)이 널리 사용되고 있습니다. 하지만 필름의 가격이 비싸고, 낮은 전기 전도도를 보이며, 신뢰성 특성이 낮다는 단점을 가지고 있습니다. 본 실험에서는 기존의 connector 방식과 접착 필름을 이용한 방식을 대체하기 위하여 솔더를 interlayer로 이용하여 열과 압력으로 접합하는 방법에 대하여 연구하였습니다. 실험에 사용된 솔더의 조성은 Sn-3.0Ag-0.5Cu (in wt%)이고, RPCB와 FPCB의 표면처리는 ENIG로 하였습니다. 접합 온도와 접합 시간에 따라 최적의 접합 조건을 도출하고자 하였고, 접합된 시편을 가지고 신뢰성 테스트를 진행하였습니다. $85^{\circ}C$/85% 고온고습 시험과 고온 방치 시험을 통하여 접합부의 신뢰성을 테스트 하였고, 90도 Peel test로 기계적 접합 강도를 측정하였고, 파괴 단면을 Scanning Electron Microscopy (SEM), Energy-dispersive spectroscopy (EDS), X-ray photoelectron spectroscopy (XPS)로 분석하였습니다.

• Korean Journal of Materials Research
• /
• v.11 no.5
• /
• pp.427-430
• /
• 2001

We prepared 10cm-diameter Si(100)/500 $\AA$-Si$_3$N$_4$/Si(100) wafer Pairs adopting 500 $\AA$ -thick Si$_3$N$_4$layer as insulating layer between single crystal Si wafers. Si3N, is superior to conventional SiO$_2$ in insulating. We premated a p-type(100) Si wafer and 500 $\AA$ -thick LPCVD Si$_3$N$_4$∥Si (100) wafer in a class 100 clean room. The cremated wafers are separated in two groups. One group is treated to have hydrophobic surface and the other to have hydrophilic. We employed a FLA(fast linear annealing) bonder to enhance the bond strength of cremated wafers at the scan velocity of 0.1mm/sec with varying the heat input at the range of 400~1125W. We measured bonded area using a infrared camera and bonding strength by the razor blade crack opening method. We used high resolution transmission electron microscopy(HRTEM) to probe cross sectional view of bonded wafers. The bonded area of two groups was about 75%. The bonding strength of samples which have hydrophobic surface increased with heat input up to 1577mJ/$m^2$ However, bonding strength of samples which have hydrophilic surface was above 2000mJ/$m^2$regardless of heat input. The HRTEM results showed that the hydrophilic samples have about 25 $\AA$ -thick SiO layer between Si and Si$_3$N$_4$/Si and that maybe lead to increase of bonding strength.

• 한국신재생에너지학회:학술대회논문집
• /
• 2009.06a
• /
• pp.89-89
• /
• 2009

높은 소수반송자 수명(life-time)을 가지는 고품위 실리콘 기판은 고효율 실리콘 이종접합 태양전지 제작을 위한 중요 요소 기술 중 하나이다. 본 연구에서는 n-type c-Si 기판을 이용한 고효율 실리콘 이종접합 태양전지제작을 위해 hot water oxidation(HWO) 공정을 이용하여 고품위 실리콘 기판을 제작하였다. 실리콘 기판의 특성 분석은 Qusi-steady state photoconductance (QSSPC)를 이용하여 소수반송자 수명을 측정하였으며, 기판의 면저항 및 wetting angle을 측정하여 공정에 따른 특성변화를 분석하였다. Saw damage etching 된 기판을 웨이퍼 표면으로부터 particle, 금속 불순물, 유기물 등의 오염을 제거하기 위해 $60{\sim}85^{\circ}C$로 가열된 Ammonia수, 과산화수소수($NH_4OH/H_2O_2/H_2O$), 염산 과산화수소수($HCL/H_2O_2/H_2O$) 및 실온 희석불산(DHF) 중에 기판을 각각 10분 정도씩 침적하여, 각각의 약액 처리 후에 매회 10분 정도씩 순수(DI water)에서 rinse하여 RCA 세정을 진행한 후 HWO 공정을 통해 기판 표면에 얇은 산화막 을 형성시켜 패시베이션 해주었다. HF를 이용하여 자연산화막을 제거시 HWO 공정을 거친 기판은 매끄러운 표면과 패시베이션 영향으로 기판의 소수 반송자 수명이 증가하며, 태양전지 제작시 접촉저항을 감소시켜 효율을 증가 시킬수 있다. HWO 공정은 반응조 안의 DI water 온도와 반응 시간에 따라 life-time을 측정하여 진행하였으며, 이후 PE-CVD법으로 증착된 a-Si:H layer 및 투명전도 산화막, 금속전극을 증착하여 실리콘 이종접합 태양전지를 제작하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.333-333
• /
• 2016

현재까지 가장 높은 광전류 변환 효율을 나타내는 III-V 화합물 반도체의 다중접합 태양전지 대신 이보다 단순한 에피구조를 가진 단일셀 이종접합구조의 태양전지를 제안하였다. 이를 한국나노 기술원에서 MOCVD(Metalorganic Vapour Phase Epitaxy) 장비를 이용하여 에피구조를 성장하고 태양 전지를 제작해 그 특성을 조사하였다. 태양 전지는 서로 다른 orientation의 두 GaAs 기판에 각각 동일한 에피 구조로 성장되었다. GaAs 기판은 Si 도핑된 n-type 기판으로 (100) 표면이 <111>A 방향으로 2도 off 된 웨이퍼와 10도 off 된 웨이퍼가 사용되었다. 연구에서 시뮬레이션에 사용된 태양전지의 에피 구조는 맨 위 p-GaAs (p-contact 층), p-InAlP, p-InGaP의 광흡수층과 N-InAlGaP 층과 아래의 n-InAlP와 n-GaAs의 n-contact층으로 이루어져있다.태양전지는 $5mm{\times}5mm$의 면적을 가지고 있다. 그림 1은 전류-전압의 측정된 결과를 나타낸 그래프이다. 태양전지는 1 sun 조건하에서 probe를 이용해 측정되었다. 2도 off GaAs 기판 위에 성장시킨 태양전지에서는 3.7mA의 단락전류값이, 10도$^{\circ}$ off 인 샘플에서는 4.7mA의 단락전류값이 측정되었다. 반면에 전류-전압곡선으로부터 얻은 10도 off 인 태양전지의 직렬 저항값은 2도 off 인 태양전지의 약4배 정도로 나타났다. 이는 기판의 결정방향에 따라 태양전지의 내부 전하 transport에 차이가 있음을 나타낸다. TLM (Transmission Line Model) 방법에 의한 p-contact의 ohmic저항 측정에서도 이와 일치하는 결과를 얻었다.