• 전자공학회논문지
• /
• 제52권2호
• /
• pp.106-111
• /
• 2015

일반적으로 기준전압 생성기는 쌍안정성을 가지므로 이를 올바른 상태에서 동작시키기 위해서는 적절한 시동회로가 필요하다. 본 논문에서는 저전압 기준전압 발생기를 위한 새로운 시동회로를 제안한다. 제안한 시동회로는 기준전압발생기의 상태를 결정하기 위하여 기준전압 발생기의 BJT에 흐르는 전류를 측정한다. 기준전압발생기가 올바른 상태에 있을 때 이 전류가 가지는 값은 잘 정의되므로 이를 통하여 회로의 상태를 신뢰성 있게 결정할 수 있다. 전류는 내부에 오프셋 전압을 갖는 비교기를 이용하여 측정하였다. 130nm CMOS 공정을 이용하여 설계를 하였으며, 레이아웃에서 추출한 기생 성분을 포함하는 Monte-Carlo 시뮬레이션을 통해 회로의 성능을 검증 하였다. 제안된 시동회로를 사용하는 기준전압발생기에 850mV 이상의 전원 전압이 가해질 경우, 소자에 미스매치가 있더라도 안정적으로 기준전압 생성기가 시동하는 것을 확인하였다.

• 전력전자학회논문지
• /
• 제3권4호
• /
• pp.407-411
• /
• 1998

인버터의 전압 변조방식으로 널리 쓰이는 삼각파 캐리어 PWM 방식은 기준전압이 캐리어의 최대치에 가까워지면 데드타임 보상의 영향으로 직류전압을 최대로 이용할 수 없다. 따라서 데드타밍이 없는 이상적인 인버터의 경우에 비교하여 데드타임 효과 만큼 전압이용율이 낮아진다. 이를 해결하기 위한 방법으로 제시된 것이 이중 캐리어 PWM방식으로 데드타임에 관계없이 전압이용율을 최대로 할 수 있다. 그러나 기준전압이 캐리어의 최대치에 가까운 구간에서의 기준전압의 변화 패턴에 따라 데드타임 확보되지 못하는 경우가 생기고, 따라서 기준전압을 변화시킬 때 이러한 경우를 회피하기 위한 주의를 필요로 한다. 본 논문에서는 기준전압 변화 패턴에 제약이 없는 새로운 이중 캐리어 PWM 방식과 이의 실제적인 설계에 관하여 제시한다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년도 제37회 하계학술대회 논문집 A
• /
• pp.210-211
• /
• 2006

본 논문은 무효전력 특성에 따라 나누어진 각 지역의 대표 pilot bus 전압을 기준으로 계통 전압을 제어함으로 계통 내에 모든 버스 전압을 통한 제어보다 효율적인 방법을 제시한다. Pilot bus 전압을 기준으로 하는 경우는 계통내 모든 버스의 전압을 기준으로 하는 경우에 비해 필요로 하는 정보의 양이 작을 것이므로 더 효율적이라고 할 수 있다. 본 논문에서는 IEEE 14 버스 시스템에서 특정 상정사고가 일어났을 경우를 가정으로 steady state voltage monitoring and control(SSVMC)를 통한 전압제어 시뮬레이션을 하였다. 모든 버스 전압을 기준으로 한 경우와 pilot bus 전압을 기준으로 SSVMC해준 경우를 비교 제시하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2015년도 추계학술대회
• /
• pp.458-461
• /
• 2015

본 논문에서는 저전압, 저전력 회로에 적합한 2가지 유형의 기준전압 발생회로와 1가지 유형의 기준전류 발생회로를 제안하고, $0.35{\mu}m\;CMOS$ 공정을 이용하여 설계하였다. 저전압, 저전력 특성을 얻기 위해 약반전(weak inversion) 영역에서 동작하는 MOS 트랜지스터를 사용하고, bulk-driven 기법을 이용하였다. 첫 번째 기준전압 발생회로는 1.2V의 공급전압에서 1.43uA의 전류를 소비하며, 585mV의 기준전압과 $6ppm/^{\circ}C$의 온도특성을 갖는다. 두 번째 기준전압 발생회로는 0.3V의 공급전압에서 48pW의 전력을 소비하며, 172mV의 기준전압과 $26ppm/^{\circ}C$의 온도특성을 갖는다. 기준전류 발생회로는 0.75V의 공급전압에서 246nA의 전류를 소비하며, 32.6nA의 기준전류와 $262ppm/^{\circ}C$의 온도특성을 갖는다. 모의실험을 통해 설계된 기준회로들의 성능을 검증하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2007년도 하계학술대회 논문집
• /
• pp.123-125
• /
• 2007

포항가속기연구소가 추진 중인 제4세대 방사광가속기에는 100 PPM급의 클라이스트론 펄스전압 안정도가 요구된다. 이러한 안정도는 PFN(pulse forming network)에 충전되는 전압을 얼마나 정밀하게 제어하는가에 따라서 결정된다. PFN의 최종운전 전압은 deQing circuit에 triggering되는 시점에 따라서 결정된다. DeQing trigger system은 PFN의 충전전압과 기준전압을 비교하여 충전전압이 기준전압보다 커지는 시점에서 charging choke(충전 쵸크)의 2차에 구성된 deQing 회로의 SCR를 트리거 시켜서 충전 쵸크 1차와 2차의 권선비율이 25:1인 충전 쵸크의 2차를 단락시켜 1차에 흐르는 전류를 2차로 빼주어서 PFN 커패시터에 더 이상 충전되지 않게 하는 구조로 되어있다. DeQing circuit에 triggering되는 시점을 정밀하게 제어하기 위하여 PFN 충전전압을 미분하여 그 출력전압에 비례하여 트리거 출력을 지연시키는 기능과 analog 신호를 digital 신호로 변환하는 기능을 사용하였다. 이 논문에서는 deQing 시스템에 관련된 회로 및 시험결과에 대하여 설명하고자 한다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2015년도 제46회 하계학술대회
• /
• pp.1020-1021
• /
• 2015

본 논문에서는 상용전압 AC 220V를 인가전압으로 사용하여 PMIC(Power Management IC)의 구동에 적합한 전압을 인가해주는 Pre-Regulator를 설계하였다. 설계된 Pre-Regulator는 상용전압을 사용하기 때문에 Device의 내압이 700V인 Magnachip $0.35{\mu}m$ BCD 공정을 이용하여 설계되었으며, 회로의 구성은 저전압 입력 보호 기능 및 JFET의 구동 제어를 위한 Under Voltage Lock Out(UVLO)회로, 전압조정기(Regulator)의 기준전압을 생성해주는 밴드갭 기준전압 발생(Bandgap Reference)회로, LDO(Low Drop Out)회로로 구성되어있다.

• 한국정보통신학회논문지
• /
• 제11권8호
• /
• pp.1552-1557
• /
• 2007

본 논문에서는 밴드갭 기준전압을 이용하여 동작온도에 무관한 PWM(Pulse Width Modulation) 제어 회로를 설계 하였다. 동작온도에 무관한 PWM 제어기는 BiCMOS 기술을 이용하여 동작온도에 무관한 기준전압과 동작온도에 따라 변화하는 두개의 기준 전압을 이용하였다. 설계되어진 회로는 공급전압 3.3volt를 사용하였으며, 출력 주파수는 1MHz이다. 회로의 시뮬레이션 결과 동작 온도가 $0^{\circ}C$에서 $70^{\circ}C$까지 변화할 때, PWM 제어기의 출력 펄스폭의 변화는 상온에 비하여 +0.86%에서 -0.38%였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2009년도 제40회 하계학술대회
• /
• pp.143_144
• /
• 2009

본 논문은 우리나라 전력계통의 345kV 변전소에 대한 전압운영기준을 제시하여 준다. 전압운영기준을 개발하기 위해 2차 전압제어이론을 적용하였고, 지역구분을 위해서는 CESI 알고리즘을 사용하였다. 본 검토에 사용된 계통검토용 PSS/E 기본파일은 실계통 운전실적 데이터를 사용하였고, 지역별 대표모선에 대한 기준전압은 최적조류계산을 사용하여 계산하였다. 각 제어지역별 전압범위와 제어기준들은 다양한 조건하에서의 EMS 운전실적 데이터 분석을 통해 제시되었다.

• 한국전자통신학회논문지
• /
• 제12권5호
• /
• pp.851-858
• /
• 2017

본 연구에서는 SPWM 구동방식의 단상 풀 브리지 인버터의 전압제어계를 설계하였다. 전압제어계는 단상 풀-브리지 인버터, 출력전압과 기준전압의 오차를 선형적으로 보상하기 위한 PI 제어기, 제어기 신호로부터 SPWM 방식을 이용하여 게이트 신호를 발생시키기 위한 PWM 구동회로, 인버터 출력 전압 파형을 정현 파형으로 필터링하기 위한 LC 필터로 구성하였다. 끝으로, EMTP-RV를 이용하여 PWM 구동방식을 기반으로 하는 단상 풀-브리지 인버터의 전압 제어계를 모델링하였고 수개의 기준전압에 대한 시뮬레이션 연구를 통해 출력전압이 정확하게 기준전압을 수렴하는 것을 확인함으로서 제어계 설계의 유효성을 확인할 수 있었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2013년도 추계학술대회
• /
• pp.375-378
• /
• 2013

본 논문에서는 EEPROM이나 MTP 등의 NVM 메모리 IP 설계에 필요로 하는 PVT(Process-Voltage-Temperature) 변동에 둔감한 기준전압(Reference Voltage) 회로를 설계하였다. 매그나칩반도체 $0.18{\mu}m$ EEPROM 공정을 이용하여 설계된 BGR(Bandgap Reference Voltage) 회로는 wide swing을 갖는 캐스코드 전류거울 (cascode current-mirror) 형태의 저전압 밴드갭 기준전압발생기 회로를 사용하였으며, PVT 변동에 둔감한 기준전압 특성을 보이고 있다. 최소 동작 전압은 1.43V이고 VDD 변동에 대한 VREF 민감도(sensitivity)는 0.064mV/V이다. 그리고 온도 변동에 대한 VREF 민감도는 $20.5ppm/^{\circ}C$이다. 측정된 VREF 전압은 평균 전압이 1.181V이고 $3{\sigma}$는 71.7mV이다.