• 정보와 통신
• /
• 제25권12호
• /
• pp.26-32
• /
• 2008

본고에서는 SDR 시스템을 구성하는 핵심 부품의 하나인 기저대역 (Baseband) 프로세서의 구조에 대해서 논한다. 무선 통신 시스템의 물리계층 (Physical layer)에서 이루어지는 기저대역 신호처리는ASIC 형태로 구현되는 것이 보통이며 이는 처리량을 최대화하면서 적정한 수준의 전력 소모량을 유지하기 위한 것이다. 그렇지만, 소프트웨어의 변경만으로 여러 무선 통신 규격을 하드웨어 변경 없이 지원하려는 SDR (Software Defined Radio) 시스템에서는 지원해야 하는 통신규격의 수가 많기 때문에 프로그램 가능한 프로세서가 사용되어야 한다. 하지만, 현재까지 개발된 기저대역 프로세서들의 최대 데이터 처리량과소비전력은 상용제품으로는 부족한 것이 현실이다. 이와 같은 기대치와 실제 성능 사이의 격차를 줄이기 위해서 지금도 다양한 형태의 기저대역 프로세서들이 개발되고 있다. 본고에서는 현존하는 기저대역 프로세서들의 특성을 비교 분석한다.

• 한국위성정보통신학회논문지
• /
• 제5권2호
• /
• pp.97-103
• /
• 2010

본 논문에서는 S-대역 위성/지상 겸용 다중빔 위성통신시스템에 적용을 위한 효율적인 기저대역 패킷 스위치 설계 방안을 제시하기 위하여 설계 요구사항과 고려사항들을 분석하고 기존의 기저대역 패킷 스위칭 기법들의 요소기술과 특성을 비교 분석하였다. 위성 기저대역 패킷 스위치의 설계 요구사항 정립을 위하여 기저대역 패킷 스위치의 요구기능, 시스템 규격, 통신서비스 종류와 성능요구사항을 분석하였고, 기존의 레이어-2 및 레이어-3 패킷 스위치 특성, 스위칭 프로토콜 특성, 패킷 스위치 구조 특성들에 대한 비교 분석 결과를 기반으로 MPEG 기반의 레이어-2 위성 기저대역 패킷 스위치의 하드웨어 설계 방안을 제시하였다.

• 대한전자공학회논문지SD
• /
• 제43권2호
• /
• pp.34-41
• /
• 2006

본 논문에서는 PDC/GSM/EDGE/WCDMA를 동시에 지원하는 CMOS 다중 모드 기저대역 필터의 구조 및 새롭게 제안하는 자동 튜닝 방법을 제시한다. 기저 대역 채널 선택 필터를 구현하기 위해서 5차 Chebyshev 저대역 통과 필터를 설계하였다. 면적을 최소화하기 위해서 각 모드들 사이의 저항과 커패시터가 효율적으로 공유되었다. 또한, 공정 변화에 의한 영향을 상쇄시키기 위한 새로운 차단 주파수 튜닝 방법이 제안 되었다. 새로운 튜닝 방법은 면적과 MOS 스위치에 의한 노이즈의 영향을 줄일 수 있다.

• 대한전자공학회논문지SD
• /
• 제47권7호
• /
• pp.78-86
• /
• 2010

이 논문은 SDR 시스템용으로 개발된 기저대역 프로세서인 SODA-II를 활용하는데 필요한 프로그래밍 모델에 대한 것이다. SODA-II는 4개의 프로세서로 구성되는 멀티코어 시스템으로 한 코어에는 SIMD 데이터패스와 직렬 데이터패스가 모두 구현되어 있어 벡터 연산과 직렬 연산이 혼재하는 기저대역 신호처리 동작에 적합하다. SODA-II에 대한 프로그래밍 모델은 C 언어 라이브러리 형태를 가진다. 라이브러리 함수가 SODA-II의 SIMD 데이터패스를 구동시키는데 필요한 세부적인 제어동작을 모두 처리하므로 사용자는 SIMD 데이터패스 구조에 대한 자세한 이해 없이 기저대역 신호처리 알고리즘을 구현할 수 있다. 이 논문에서는 기저대역 신호처리의 핵심 연산들이 SODA-II에서 어떤 형태로 구현되는지 설명하고 응용의 예로 W-CDMA 다중 경로 탐색기와 OFDM 복호기 동작을 SODA-II에서 구현한 결과를 살펴본다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2015년도 추계학술발표대회
• /
• pp.396-397
• /
• 2015

본 논문에서는 이동 물체의 연속 위치 추적을 위한 무선 저전력 기저대역 모뎀을 설계 및 구현하였다. 설계된 모뎀은 단일 하드웨어로 16칩 및 32칩 대역확산을 통해 900MHz 대역 및 2.4GHz 대역을 동시에 지원하며, 250Kbps 이하 가변전송률 전송을 통해 다양한 통달거리 지원이 가능하다. FPGA 기반 구현 결과, 설계된 기저대역 모뎀은 8,010 Slice, 20,672 Slice LUT, 25,512 Flip Flop, 18Kb Block RAM으로 구성되었음을 확인하였다.

• 한국통신학회논문지
• /
• 제36권8B호
• /
• pp.1012-1020
• /
• 2011

분 논문에서는 해상 이동업무에 할당되어 있는 VHF 대역에서 선박과 육상간 및 선박과 선박간에 ${\pi}$/4-DQPSK 변조방법을 이용하여 디지털 데이터 및 e-mail을 교환하기 위한 기저대역 수신부 설계에 대하여 논한다 해상 통신 장치는 상대적으로 큰 주파수 불안정성을 허용하기 때문에, 상대적으로 큰 주파수 편이를 갖을 수 있는 수신 및 주파수 편이 등의 동기파라미터를 추정하고 이를 보상할 수 있는 기능을 갖도록 기저대역 수신기를 설계하였다. BER의 모의실험을 통하여 설계한 기저대역 수신기는 20% 이상의 정규화 주파수 편이가 존재하더라도 AWGN 채널환경하에서 0.5dB 이내의 성능열화가 있음을 확언 하였다.

• 한국ITS학회 논문지
• /
• 제7권5호
• /
• pp.97-105
• /
• 2008

반도체 공정의 미세화 및 마이크로 시스템 기술의 발전 그리고 소형 무선PAN 및 이동통신 장치들의 급증으로 인하여 전자부품들의 소형화와 직접화에 대한 요구가 지속적으로 증가되고 있다. 본 연구에서는 휴대형 무선PAN 및 이동통신용 전자회로 설계에 다양한 목적으로 널리 사용되고 있는 기저대역의 수동소자들 중 미세 커패시터의 안정성과 전기적 특성을 확보하기 위하여, 유전체인 AIN을 사용하여 MIM구조로 제작된 미세 박막 커패시터 소자의 전기적인 특성을 분석하고 기저대역에서의 성능을 평가한다. 또한 제작된 미세 박막형 커패시터의 용량제어 방법을 제시함으로서 기저대역에서 범용으로 사용할 수 있는 미세 박막 커패시터의 모델을 제시하고자 한다. 또한, 주파수 대역에 따른 MIM구조의 AIN 커패시터 특성을 분석함으로서 향후 임베디드 소자와 집적화를 위한 고정밀의 미세수동 소자로서의 활용방안을 제시하고자한다.

• 한국정보통신학회논문지
• /
• 제17권3호
• /
• pp.685-690
• /
• 2013

본 논문에서는 IEEE 802.15.4g MR-OFDM SUN 시스템에 적용 가능한 4개의 멀티채널 대역폭 및 최대 84 dB 전압이득을 제공할 수 있는 기저대역 수신기를 제안한다. 제안하는 기저대역 수신기는 연산증폭기를 이용한 저항 부궤환 구조의 가변 이득 증폭기 2개와 한 개의 Active-RC 5차 Chebyshev필터, 그리고 한 개의 DC-offset 제거회로로 구성된다. 제안하는 기저대역 수신기는 100 kHz, 200 kHz, 400 kHz, 그리고 600 kHz의 1 dB 다중 채널 차단 주파수를 지원하며, +7 dB에서 +84 dB까지 1 dB 단계로 전압 이득을 제공한다. 또한 제안하는 기저대역 수신기는 DC-offset 제거 회로를 사용함으로써 직접 변환 수신기 구조에서 발생되는 DC-offset 문제를 회피하였다. 모의실험 결과 제안하는 수신기는 최대 차동 신호 $1.5V_{pp}$의 입력 신호를 받아들일 수 있으며, 5 kHz와 500 kHz에서 42 dB, 37.6 dB 노이즈 지수를 각각 제공한다. 제안하는 I/Q기저대역 수신기는 $0.18-{\mu}m$ CMOS 공정으로 설계되었으며, 1.8 V의 전압으로 부터 총 17 mW 전력을 소모한다.

• 전자공학회지
• /
• 제22권9호
• /
• pp.92-103
• /
• 1995

• 전자공학회논문지
• /
• 제51권6호
• /
• pp.124-131
• /
• 2014

본 논문은 무선 개인영역네트워크 환경에서 중계 프로토콜 기능을 가진 시분할다중접속방식(TDMA)의 적응형 기저대역 중계모뎀을 설계한 내용을 기술한다. 설계한 기저대역 중계모뎀은 마스터 동기 신호에 의해 제어되며 최대 14홉의 중계 네트워크를 구성할 수 있다. 효과적인 데이터 중계 통신을 위해 단일포트 메모리에서 우선권을 사용하여 내부 버퍼 설계를 최적화하였다. 그리고 메모리 버스 제어기는 합성된 게이터 수를 최소화시킬 수 방법으로 설계하였다. 협대역 TDMA 중계 통신의 동기 기능을 구현하기 위하여 네트워크 슬롯 동기회로와 프레임 동기회로를 분리하여 게이트수를 줄였다. 이 방법을 사용하여 9만 게이트의 Xilinx FPGA XC6SLX9에서 약 37%(34,000게이트)를 사용하였다. 32비트 싱크워드를 사용한 1024비트 프레임의 통신 수신율은 약 96.4%이다. 설계된 기저대역 중계모뎀을 사용하여 14홉의 중계에서 측정한 최대전송지연시간은 230.4ms이다.