• Proceedings of the KIEE Conference
• /
• 2009.07a
• /
• pp.698_699
• /
• 2009

본 논문은 정적 편심과 회전자 도체 봉 파손에 대해서 각각 특성 해석을 한 후, 두 고장이 복합된 상태를 특성 해석하였다. 해석 대상 전동기는 coupled magnetic circuits 방법으로 모델링 하고, 시뮬레이션하였다. 특성 해석에 필요한 중요 파라미터인 인덕턴스는 winding function 이론으로 계산하였다. 시뮬레이션 결과 중에서 고정자 전류를 전류 신호 분석 기술로 특성 해석을 하였다. 특성 해석 결과에서 고장 상태가 변하면 특정 주파수의 크기가 변하는 것을 알 수 있었다. 복합 고장에서는 정적 편심은 아래쪽 측 대역 성분의 크기를 증가시키고, 회전자 도체 봉 파손은 기본 특이 주파수 주변에 기생 성분을 만드는 것을 알 수 있었다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2002.05a
• /
• pp.288-292
• /
• 2002

We propose the new type of on-chip ESD protection method for RF applications. By using the properties of RF circuits, we can use the short-circuited stub as ESD protection device in front of the DC blocking capacitor Specially, we can use short-circuited stub as the portion of the matching circuit so to reduce the and various parameters of the transmission line. This new type ESD protection method is very different from the conventional ESD protection method. With the new type ESD protection method, we remove the parasitic capacitance of ESD protection device which degrade the performance of core circuit.

• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.20 no.8
• /
• pp.730-738
• /
• 2009

In this paper, we present a equivalent circuit considered parasitic elements about LTCC multi-layer BPF structure that was studied previously and a process of extraction of the element value using SOC technique. By applying extracted element values to equivalent circuit, 2th LTCC filter was designed and fabricated that was applied to satellite DMB. The filter was fabricated of Dupont951 substrate with relative permittivity of 7.8, the dimension of the fabricated filter is $2.4{\times}3.8{\times}0.378mm^3$. The measurement results indicate 1.4 dB of insertion loss and 32.3 dB of return loss, which are in good agreement with simulated ones.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.214-215
• /
• 2011

RF 플라즈마의 경우 일반적인 싱글 랑뮤어 프루브를 사용하여 I-V 파형을 구하는 경우에, 우리는 시평균한 값만을 구할 수 있다. 일반적인 플라즈마 반응 챔버의 구조상, 양 전극의 크기가 다르기 때문에, 시간에 따라 진동하는 플라즈마 포텐셜의 형태는 정확한 사인파의 형태가 아니다. 그렇기 때문에 플라즈마 포텐셜에 따라서 진동하는 데이터를 시평균한 값에는 DC 오프셋 성분이 나타난다. 이러한 DC 오프셋값은 랑뮤어 프루브를 통한 플라즈마 포텐셜 측정시에 오차로 나타난다. 우리는 DC 오프셋에 의한 에러값을 보정하기 위해 멀티 프루브를 사용할 수 있다. 가장 흔하게 쓰이는 듀얼 랑뮤어 프루브의 경우를 살펴보면, 내부의 전원이 플로팅되어 있으며 전압인가를 위한 회로 또한 접지에서 절연되어 있기 때문에, 플라즈마 포텐셜이 시간에 따라 흔들려도 전체적인 전위가 플라즈마 포텐셜과 함께 움직이기 때문에, 앞에서 말한 DC 오프셋에 의한 오차를 줄일 수있다는 장점이 있다. 그러나, 이를 위하여는 회로의 절대적인 플로팅이 필요하지만 실제 듀얼 랑뮤어 프루브의 전원 회로를 구현시에는, 트랜스포머 등을 사용하여 회로를 절연시켜도 회로에 기생적으로 발생하는 콘덴서 성분 때문에 플로팅에 영향을 받을 수 있다. 또한 양극과 음극 사이의 내부 임피던스가 다르게 나타난다. 실제로 기존의 듀얼 랑뮤어를 가지고 RF 플라즈마를 측정할 때에, 듀얼 랑뮤어 프루브의 두 팁 간에 서로 다른 전압-전류 파형이 나타나곤 한다. 이러한 두 팁간의 전압-전류 파형의 차이는 두 팁이 물리적으로 완전히 동일한 구조를 가질 수 없기 때문에 발생 하기도 하지만, 위에서 밝힌 원인에 의해서도 발생한다. 이로 인하여 듀얼 랑뮤어 프루브에 의한 I-V 파형은 이론 상 원점을 대칭으로 한 기함수의 형태이어야 하는데, 실제 측정 결과를 보면 이러한 대칭 형태의 모양을 보기 힘들다. 우리는 이에 이를 보정하기 위하여 위상이 180도 차이가 나는 두 개의 삼각파 발생 전원을 각각 듀얼 랑뮤어 프루브의 양 팁에 인가하여 두 팁 간의 내부 저항과 기생 임피던스 등을 일치시킨 프루브를 디자인하였으며 이 프루브를 이용한 실험에서, 비교적 완벽하게 원점에 대하여 대칭하는 I-V 커브를 구할 수 있었다. 이에 이 논문에서는 새로운 회로와 이 회로로 이루어진 듀얼 랑뮤어 프루브를 사용하여 플라즈마를 진단하는 방법에 대하여 기술한다.

• Parasites, Hosts and Diseases
• /
• v.29 no.4
• /
• pp.363-370
• /
• 1991

인체감염이 다발하는 폐흡충증의 혈청학적 진단에서 항원으로 사용하는 성충추출액은 여러단계의 질환 이행과정을 진단하는 항원으로서 문제가 있다. 이를 해결하려면 먼저 추출액내의 성분단백질의 성상을 파악할 필요가 있다. 이 연구에서는 폐흡충 성충 추출액으로 면역시킨 BALB/c mice의 비장세포와 SP2/0 형질세포종 세포를 세포융합하여 제작한 단세포군항체를 이용하여 친화성크로마토그래피로 폐흡충 성충의 구성단백질의 일부를 순수분리하고 성상을 관찰하였다. 그 결과는 다음과 같다. 1. 세포융합으로 PFCK-21, PFCK-44, PFCK-136, PFCK-189 등 4종류의 단세포군 항체를 얻었다. 그중 PFCK-21과 PFCK44는 17k Da, PFCK-136은 23, 46, 92 kDa 단백질에 반응하였고 PFCK-189는 여러종류의 단백질에 반응하였다. 2. PFCK-44 단세포군항체를 고리로 친화성 크로마토그래피를 실시하여 분리한 성분 단백질은 disc-PAGE상 4번째에 위치하고 분자량이 17 kDa로 알려진 단밸질이었다. 이 단밸질은 17 kDa의 monomer로 판단하였다. 면역조직화학염색을 실시한 결과 이 단밸질은 장관 상피세포에 반응하고 있었다. 3. PFCK-136 단세포군항체로 순수분리한 단밸질은 disc-PAGE상 1번 단밸질(440 kDa)이었으며 환원성 SDS-PAGE에서는 23 kDa 단밸질이었다. 면역조직화학염색으로 이 단세포군항체는 충란내 세포에 강하게 반응하고 있었다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.38 no.12
• /
• pp.75-84
• /
• 2001

Due to the high density of integration in current integrated circuit layouts, circuit elements must be designed to minimize the effect of parasitic elements and thereby minimize the factors which can degrade circuit performance. Thus, before making a chip, circuit designers should check whether the extracted netlist is correct, and verify from a simulation whether the circuit performance satisfies the design specifications. In this paper, we propose a new block disassembly technique which can extract the geometric parameters of stacked MOSFETs and the distributed RCs of layout blocks. After applying this to the layout of a folded-cascode CMOS operational amplifier, we verified the connectivity and the effect of the components by simulating the extracted netlist with HSPICE.

• The Transactions of The Korean Institute of Electrical Engineers
• /
• v.67 no.4
• /
• pp.538-542
• /
• 2018

In order to generate a clock source with low cost and high performance in system on chip(SoC), a relaxation oscillator with stable output characteristics according to PVT(process, voltage and temperature) fluctuation require a low area and a low power. In this paper, we propose a solution to reduce the current loss caused by parasitic components in the conventional relaxation oscillator. Since the slew rate of the bias current and the capacitor are adjusted to be the same through the proposed solution, a relaxation oscillator with low area characteristics is designed for the same clock source frequency implementation. The proposed circuit is designed using the TSMC CMOS 0.18um process. The Simulation results show that the relaxation oscillator using the proposed solution can prevent the current loss of about $279{\mu}A$ and reduce the total chip area by 20.8% compared with the conventional oscillator in the clock source frequency of 96 MHz.

• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.14 no.5
• /
• pp.521-526
• /
• 2003

This paper describes performance data and design information on a reflection-type analog phase shifter used in Ka-band. Arranging a couple of GaAs hyperabrupt junction varactor diode parallel in a circuit, and applying reactance matching method accordingly, it is possible to 831 a large the phase shift. Design equation is formulated theoretically. Since the assembly process is important in Ka-band, this paper also includes the assembly process that is essential to minimize the generation of parasitic elements during the assembly process. It is obtained variable phase shift 220$^{\circ}$${\pm}$7$^{\circ}$ and insertion loss 5 dB${\pm}$1 dB as a measured result larger than the existing figure in Ka-band.

• Journal of the Korean Institute of Illuminating and Electrical Installation Engineers
• /
• v.17 no.6
• /
• pp.83-88
• /
• 2003

This paper analyses a fault operation due to the effect of miller capacitance, which severely influences the performance of the IPMs based on computer-aided simulations, and also it presents a good solution to solve that problem. A miller capacitance existed between gate and collect is very closely related to the stray capacitance formed between gate and emitter, and the value of gate resistor. These relationships are proved by the computer-aided simulation. Based on the PSpice simulation results, a customized IPM employing an auxiliary circuit is presented to minimize a fault operation. And it is compared to the standard IPM by the experimental waveform. As a result, it is verified that a customized IPM has a voltage margin to prevent a fault operation approx. 3 [V].

• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.14 no.9
• /
• pp.931-935
• /
• 2003

A multilayer two-stage LC bandpass filter using low-temperature cofired-ceramic(LTCC) is proposed in this paper. The proposed bandpass filter is composed of two ceramic substrates with different dielectric constant instead of single ceramic material from top to bottom layer. Inductive elements are designed in a low permitivity ceramic layer to reduce parasitic effects and loss, while capacitive elements are designed in a high permitivity ceramic layer for size reduction. The proposed filter has 950 MHz center &equency, 118 MHz tractional bandwidth, and 3.5 dB insertion loss. And, the total size of this filter is 2.5${\times}$2.5${\times}$l.4mm$^3$. The performance of filter is analyzed by changing coupling capacitance between each resonator.