• 한국HCI학회:학술대회논문집
• /
• 2007.02a
• /
• pp.616-623
• /
• 2007

본 논문에서는 음악 신호로부터 추출한 비트 정보를 사용하여 가상 캐릭터의 움직임을 제어하는 방법에 대해 논한다. 특히 주기를 가지는 반복적인 동작, 그 중에서도 춤동작에 대한 음악 신호와의 동기화 방법을 제안한다. 서버로 구현된 음악 비트 인식기는 입력 음악 신호에 대한 분석 정보를 규칙적으로 출력한다. 동작 클라이언트는 동작 캡쳐를 통해 얻은 동작 데이터를 여러 개의 기본 동작들로 나누고, 사용자가 선택한 새로운 순서대로 기본 동작들을 연결하여 부드럽게 재생한다. 또한 서버에 접속하여 전송 받은 음악의 템포에 맞게 동작데이터를 와핑(warping)하고 음악의 주요 비트 시각에 맞추어 기본 동작들의 재생시작 시간을 동기화한다. 음원에 의한, 즉 박자, 강약, 비트와 같은 기본적인 정보뿐만 아니라 분위기, 박자 변화와 같은 고급 정보에도 동적으로 반응하여 춤을 추는 가상 캐릭터를 개발하는 것이 본 연구의 궁극적인 목표이다.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 1997.11a
• /
• pp.165-168
• /
• 1997

본 논문에서는 MPEG-2 비트스트림의 ATM 전송을 위한 DSM-CC U-U 인터페이스 구현에 대해 기술하였다. DSM-CC에서 정의한 주된 기능은 MPEG-2 비트스트림의 VCR과 같은 제어기능과 서비스 도메인을 열람할 수 있는 브라우저 기능이다. 구현된 DSM-CC를 시험하기 위하여 ATM전송을 사용한 VoD 시스템을 구성하였다. 이러한 통합 시스템 구현을 위해 DAVIC에서 정의된 시스템 모델을 사용하여 기본적인 구조를 설계하였고, ATM Forum에서 정의된 표준을 기본으로 ATM 비트스트림 전송 시스템을 구현하였다.

• Journal of the Korea Society of Computer and Information
• /
• v.18 no.10
• /
• pp.55-61
• /
• 2013

The important issue in header compression would be how to compress the dynamic field increasing constantly between consecutive packets in the head of IP wireless networks. Existent header compression scheme that can eliminated repeated field in header are RFC2507, RFC3095 and E-ROHC scheme. In this paper, I propose a new method of compressing TS fields, which are the Dynamic fields of the RTP packet, into BCB (Basic Compression Bits) basic bits or NCB (Negotiation Compression Bits, BCB + additional bits) bits. In order to verify the proposed header compression method, I have simulation about proposed video packets of IP wireless networks. using Visual SLAM.

• Proceedings of the Korean Information Science Society Conference
• /
• 2001.04b
• /
• pp.421-423
• /
• 2001

H.263 부호화 기법에 비해 H.263+에서의 주용 특징중 하나는 에러 강인성으로, 그중에서 계층부호화 모드는 한 개의 송신 영상에 대해서도 복호기와 전송로에 따라 여러 가지 화질의 재생 영상을 얻을 수 있는 기능, 즉 에러 및 패킷 손실 발생 가능 채널에서 비디오 정보 전송시 디코더측에서 사용 가능한 다양한 비트율, 해상도, 디스플레이 율을 허용함으로써 비디오 정보에 대한 전송을 향상시키는 기법이다. FEC(Forward Error Correction)기법에 의한 부가적인 비트 삽입에 제한적인 저 대역폭 네트워크 및 무선 통신망과 같은 네트워크 환경에서는 ATM(Asynchronous Transfer Mode)망에서와 같인 계층부호화된 비트 스트림의 기본 계층에 대해 무손실 전송이 어려우므로, 고급계층과 동등한 채널을 통해 전송시 기본계층 및 고급계층 모두에 대해서는 에러가 발생 할 수 있다. 따라서, 본 연구에서는 저대역폭 비디오 전송을 위해 계층 부호화 모드중 SNR(Signal to Noise Ratio) 계층부호화로 부호화된 비트스트림을 에러 발생가능 채널로 전송시 각 계층에 대한 에러의 영향력을 실험한다.

• Proceedings of the Korea Institutes of Information Security and Cryptology Conference
• /
• 1997.11a
• /
• pp.303-314
• /
• 1997

계산능력이 제한된 8비트 마이크로프로세서에 적합하도록 모든 기본 연산을 8비트 단위로 처리하는, 블록 크기는 64비트, 키 크기는 128비트인, Feistel 구조의 블록 암호 알고리즘을 제시한다. 이 알고리즘의 안전도는 잘 알려진 two-key triple-DES[ANSI86]나 IDEA[Lai92]와 비견할 만하며, 처리속도는 single-DES[NBS77]보다도 10∼20배 빠르다. 본 논문에서는 이 알고리즘의 설계원칙 및 안전성 분석에 대하여 설명하였고, 다른 알고리즘과의 통계적 특성 및 성능에 대해서도 비교하였다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2007.06a
• /
• pp.778-781
• /
• 2007

RSA crypto-processors equipped with more than 1024 bits of key space handle the entire key stream in units of blocks. The RSA processor which will be the target design in this paper defines the length of the basic word as 128 bits, and uses an 256-bits register as the accumulator. For efficient execution of 128-bit multiplication, 32b*32b multiplier was designed and adopted and the results are stored in 8 separate 128-bit registers according to the status flag. In this paper, an efficient method to execute 128-bit MAC (multiplication and accumulation) operation is proposed. The suggested method pre-analyze the all possible cases so that the MAC unit can remove unnecessary calculations to speed up the execution. The proposed architecture protype of the MAC unit was automatically synthesized, and successfully operated at 20MHz, which will be the operation frequency in the target RSA processor.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.12 no.1
• /
• pp.65-70
• /
• 2008

RSA crypto-processors equipped with more than 1024 bits of key space handle the entire key stream in units of blocks. The RSA processor which will be the target design in this paper defines the length of the basic word as 128 bits, and uses an 256-bits register as the accumulator. For efficient execution of 128-bit multiplication, 32b${\times}$32b multiplier was designed and adopted and the results are stored in 8 separate 128-bit registers according to the status flag. In this paper, an efficient method to execute 128-bit MAC (multiplication and accumulation) operation is proposed. The suggested method pre-analyze the all possible cases so that the MAC unit can remove unnecessary calculations to speed up the execution. The proposed architecture prototype of the MAC unit was automatically synthesized, and successfully operated at 20MHz, which will be the operation frequency in the target RSA processor.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2011.07a
• /
• pp.199-201
• /
• 2011

본 논문에서는 현재 표준화가 진행중인 HEVC 의 고정 비트율(CBR) 부호화를 위한 비트율 제어(rate control) 기법을 다룬다. HEVC 의 임의접근(Random Access: RA) 부호화 모드는 계층적-B 부호화 구조를 통해 높은 부호화 효율을 제공할 수 있다. 기존의 HEVC 를 위한 비트율 제어 방식으로는 2 차 비트율-왜곡 모델 기반의 시간계층 및 프레임 타입에 따른 비트율 특성을 반영한 프레임 레벨의 비트율 제어 기법이 제시되었다. 이 같은 기존의 프레임 레벨의 비트율 제어 기법은 임의접근 모드의 계층적-B 구조에서 동작성능이 확인되었으나, HEVC 의 기본적인 부호화 단위(Coding Unit: CU)의 특성이 반영되지 않아 비트율 제어의 정확성이 제한되었다. 본 논문에서는 기존의 계층적 부호화 구조를 고려한 프레임 레벨의 비트율 제어 기법을 확장한 CU 레벨에서의 비트율 제어 기법을 제시하고 모의실험을 통해 제시된 기법의 비트율 제어 성능을 확인한다.

• Journal of Broadcast Engineering
• /
• v.2 no.2
• /
• pp.206-215
• /
• 1997

We pror.a;e a H.263-based video ceder with two-layer ocalability. The bare layer is ceded by using the default H.263 axling algorithms to achieve high compresred video data and the enhanced layer is axied by enhanced axling such as HVS-based quantization updating. The enhanced layer contains only arled refinement data for the OCT coefficients of the bare layer. Bitstream syntax and semantics for enhancement layer are designed and quantizer design using the HVS is pror.ooed. Data from the two layers are combined after inverse quantization and inverse OCT prcx:esses in the deaxier. We show with e~rirrental results that the pror.a;ed layered arlee achieves comparable picture quality with non-layered arlee at bitrates of 30 kbr;s or less. Overhead information for the bitstream layer can 00 limited to less than 0.5 kbits/frame.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2000.11b
• /
• pp.95-100
• /
• 2000

본 논문에서는 디지털 TV 방송 스트림을 분석, 검증하기 위한 시스템을 PC 상에서 소프트웨어 기반으로 구현하였다. 저장되어 있는 MPEG-2 트란스포트 스트림(transport stream, TS) 파일을 입력으로 받으며 별도의 하드웨어 장치를 사용하지 않는다. 이 분석기는 PSI(program specific information), TS 섹션, TS 헤더 등 기본 내용뿐만 아니라, TS 패킷들을 오디오, 비디오, PCR(program clock reference), 부가 데이터, 널(null) 패킷 등으로 구분하여 그래픽 사용자 인터페이스 통하여 보여 준다. 또한, 현재 표시되고 있는 TS 패킷과 가장 가까운 I 프레임를 디스플레이 해줌으로써 비트스트림 상의 오류 부분과 실제 영상과 쉽게 매칭시킬 수 있도록 해 준다. 본 논문의 분석기는 MPEG-2 비트스트림 적합성 검사 기능도 제공하며, 데이터 방송을 위한 여러 가지 부가 데이터를 MPEG-2 기본 스트림에 삽입하는 기능도 갖고 있다. 본 논문의 분석기를 이용함으로써 저비용으로 방송 스트림을 분석, 검증할 수 있을 뿐만 아니라, 실험실 연구를 위한 데이터 방송용 비트스트림을 저비용으로 제작할 수 있다.