• 한국통신학회논문지
• /
• 제26권5A호
• /
• pp.879-888
• /
• 2001

본 논문에서는 무선 LAN의 MAC 계층 프로토콜을 고속으로 처리하는 MAC 기능 칩을 개발하였다. 개발된 MAC 칩은 CPU와의 인터페이스를 위한 제어 레지스터들과 인터럽트 체계를 가지고 있으며, 프레임 단위로 송수신 데이터를 처리한다. 또한 PFDM 방식 물리계층 모뎀을 위한 직렬전송 인터페이스를 가지고 있다. 개발된 MAC 칩은 크게 프로토콜제어기능 블록, 송신기능 블록 및 수신기능 블록 등으로 구성되었으며, IEEE 802.11 규격에 제시된 대부분의 DCF 기능을 지원한다. 구현된 MAC 칩의 동작을 검증하기 위해 RTS-CTS 절차 기능, IFS(Inter Frame Space) 기능, 액세스 절차, 백오프 절차, 재전송 기능, 분할된(fragmented) 프레임 송수신 기능, 중복수신 프레임 검출 기능, 가상 캐리어 검출기능(NAV 기능), 수신에러 발생 경우 처리 기능, Broadcast 프레임 송수신 기능, Beacon 프레임 송수신 기능, 송수신 FIFO 동작 기능 등을 시뮬레이션을 통해 시험하였으며, 시험 결과 모두 정상적으로 동작함을 확인하였다. 본 논문을 통해 개발된 MAC 기능 칩을 이용할 경우 고속 무선 LAN 시스템의 CPU 부하(load)와 펌웨어의 크기를 크게 줄일 수 있을 것으로 기대된다.

• 해양환경안전학회지
• /
• 제21권2호
• /
• pp.207-214
• /
• 2015

본 연구에서는 공리적 설계 방법론에서 중요한 2가지 공리 중 독립공리를 시스템 개발에서 설계 기준으로 적용하였다. 기능 요구사항과 대응하는 설계 파라메터는 설계행렬을 구성하고 이를 이용하여 독립공리에 부합하는 설계 파라메터의 순서를 정한 후 블록 레벨링 시스템에서의 독립적 구성요소를 판별하였다. 이러한 공리적 설계의 결과로서 설계 순서에 맞는 블록 레벨링 시스템 구성을 도출하였다. 도출된 블록 레벨링 시스템 구성의 검증과 확인을 위해 블록 조립 현장에서 사용하고 있는 3차원 좌표 측정기인 토털 스테이션을 사용하여 실제 조립이 완료된 블록에 대하여 구현된 블록 레벨링 시스템을 적용하여 데이터를 비교하는 시험을 수행하였다. 토털 스테이션의 측정 데이터와 블록 레벨링 시스템의 수신 데이터를 비교하여 1 mm 이내의 정밀도로 블록 레벨링 시스템이 동작함을 검증하고 확인하였다.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제34권3호
• /
• pp.275-302
• /
• 2007

본 논문은 고품질 텍스트 압축 기능을 지원하는 우수한 정지영상 압축 시스템을 제안한다. 영상에서 텍스트 부분을 분리하여 압축을 수행함으로서 고품질의 텍스트 압축 기능을 지원한다. 시스템은 코드블록 단위로 적응 이진 산술부호화를 수행하여 48:1 이상의 높은 정지영상 압축률을 보여주고 있다. 코드블록은 비트평면을 구성하는 비트들을 서브블록 단위로 파악하여 산술부호에 적합한 코드블록을 구성한 것이다. 산술부호기는 구성된 코드블록을 문맥을 기반으로 압축한다. 시스템의 입력 모드는 분할(Segmentation) 모드와 ROI(Region Of Interest) 모드로 구성된다. 분할 모드는 입력 영상을 텍스트 부분과 배경 영상 부분으로 분할하여 입력할 수 있게 한다. ROI 모드는 입력 영상을 관심 영역과 그 밖의 영역으로 구분하여 입력할 수 있게 한다. 현재 시스템이 나타내는 텍스트 압축 기능과 높은 압축률은 다른 JPEG2000 시스템들과 충분히 비교할 수 있는 수준이다. 시스템은 그 밖에 그레이 코딩을 수행하여 압축률을 향상시킨다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2018년도 추계학술발표대회
• /
• pp.106-109
• /
• 2018

본 논문에서는 최근 혁신적인 거래시스템으로 각광받고있고 앞으로 다양한 응용 플랫폼이 개발 될 것으로 예상되는 블록체인 시스템의 안정적인 프로토콜 기능과 효율적 트래픽 운영을 제공하기 위한 하부 네트워크 구조로써 미래 네트워크의 필요 기능과 서비스에 대한 연구를 진행하였다. 이러한 하부 네트워크 구조로써 미래 네트워크의 필요 기능과 서비스에 대한 연구를 진행하였다. 이러한 하부 네트워크 구조는 현재 많이 사용되고 있는 인터넷 또는 OSI Reference 모델의 수정된 프로토콜 형태가 아니라 새로 표준화가 진행되고 있는 ISO/ISE JTC1 SC6의 미래 네트워크 구조에 필요한 서비스 기능을 위한 요구사항을 제시하고자 한다. 가까운 미래 블록체인이 대중화될 때 블록체인의 안정적인 동작과 효율적인 시스템 구성을 지원하기 위하여 하부 네트워크로 사용될 미래 네트워크의 요구사항들을 분석하고 분석된 내용을 바탕으로 앞으로 표준화가 진행될 미래 네트워크의 핵심 서비스 기능으로 제안하고자 한다.

• 산업융합연구
• /
• 제18권6호
• /
• pp.147-154
• /
• 2020

상이한 특성을 가진 퍼블릭 블록체인과 프라이빗 블록체인에 대한 전체적인 동작을 통합적으로 교육하는 것은 용이하지 않다. 현재 블록체인의 개념과 동작을 위한 교육은 대부분 비트코인, 이더리움과 같은 퍼블릭 블록체인을 대상으로 하고 있다. 그러나 실제 기업환경에서는 사용자에 대한 인증을 통하여 기업 데이터에 접근통제를 하기 때문에 하이퍼레저패블릭(HLF)과 같은 프라이빗 블록체인이 활용되고 있다. HLF 기반으로 교육하는 경우에는 피어, 오더러, 채널 등 퍼블릭 블록체인에 없는 다양한 구성요소에 대한 이해가 필요하다. 본 논문에서는 이와 같은 구성요소의 기능과 동작에 대한 효율적이고 체계적인 이해를 위하여 실습프레임워크를 설계하였다. 설계된 프레임워크은 HLF 네트워크제어 체인코드제어 탈중앙화소프트웨어(Decentralized Application, dApp) 제어기능으로 구성되어 있다. 프레임워크을 통하여 네트워크을 구성하고 체인코드의 배포 및 활성화 후 dApp 실행과정을 단계적으로 확인하였고 블록체인 서비스를 위한 전체 흐름을 이해하는 것이 매우 용이하였다. 또한 향후 네트워크의 확장 등에도 전체 흐름에 대한 체계적인 이해가 가능할 것으로 기대한다.

• 한국항해항만학회:학술대회논문집
• /
• 한국항해항만학회 2006년도 추계학술대회 논문집(제2권)
• /
• pp.39-44
• /
• 2006

현재 조선산업은 선박의 대형화 추세에 맞추어 선체블록 규모가 대형화되고 있다. 따라서 대형 선체블록제작을 위한 블록전문업체가 증가하고 있으며, 그에 따른 블록조립 및 정도계측기술 개발이 절실히 요구되고 있다. 이에 본 연구에서는 그간 수행해온 블록계측과 관련된 각종 데이터베이스를 구축하고, 시스템 기능구현에 핵심 기술인 소프트웨어 개발 기법, 정보 가시화 기법을 제시하고 이를 이용한 인터페이스를 개발하여 본 시스템의 구성요소를 유기적으로 연결하여 사용하는 과정을 시연함으로써 블록조립 정도평가 시스템의 유용성과 기능을 검증하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 1999년도 가을 학술발표논문집 Vol.26 No.2 (3)
• /
• pp.36-38
• /
• 1999

하드웨어의 제품 사양에는 제품의 특징, FBD(Functional Block Diagram), 핀의 기능 및 배열, 프로그래밍 모드 및 각 블록의 기능 등이 함께 제시된다. 이 때 다른 사양과는 달리 설계 초기 단계부터 설정되는 가장 개념적인 FBD는 마이크로프로세서의 경우 메모리 인터페이스, 레지스터 파일, 데이터패스, 예외처리기, 각종 제어기, 타이머 등으로 구성된다. FBD의 각 블록들은 여러 명의 설계자들에게 분할되고 이 중 마이크로프로세서 설계의 대부분의 시간을 소비하게 되는 각종 제어기의 설계는 여러 블록이 공동으로 제어 신호를 공유하게 된다. 이 신호에 의해 전체 시스템의 정확성(correctness)이 결정되므로 제어기예서 각 블록에 공급하는 제어 신호는 적절할 타이밍에 정확한 값을 가져야만 한다. 따라서 본 논문은 마이크로프로세서에서의 각 블록에 공급하는 제어 신호는 적절한 타이밍에 정확한 값을 가져야만 한다. 따라서 본 논문은 마이크로프로세서의 FBD를 모델링할 수 있는 시각도구를 제안함으로써 제어 신호에 따른 전체 블록의 유기적인 데이터 흐름을 한 눈에 파악할 수 있도록 한다. 이는 설계초기부터 각 블록들을 설계하는 설계자들간의 공통의 다이어그램인 FBD를 중심으로 설계를 해나감으로써 대화 오류를 감소시키고 제어신호 디버깅을 용이하게 하여 설계시간을 단축시키는 것을 목표로 한다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제5권3호
• /
• pp.336-343
• /
• 1999

본 논문은 지능형 정보 제공 시스템(IP : Intelligent Peripheral)의 주요 소프트웨어 블록 중 하나인 자원 서비스 제어부의 구현 방법을 설명한 것이다. 본 연구의 자원 서비스 제어부는 ITU-T INCS-1에 정의된 특수자원 기능실체(SRF : Specialized Resource Function)의 상태모델을 실현시킨 소프트웨어 블록으로서 IP 하드웨어 구성요소의 하나인 특수자원교환기(SRS : Specialized Resource Switch) 의 CROS(Concurrent Realtime perating System)상에서 CHILL(CCITT High Level Programming Language)로 구현되었으며, 지능망서비스제어시스템(SCP : Service Control Point)이 보낸 지능망 응용프로토콜(INAP : Intelligent Network Application Protocol)오퍼레이션을 분석하여 IP가 보유한 자원 구동에 필요한 모든 절차를 제어한다. 또한 동시에 수신된 INAP오퍼레이션들에 대한 순서제어기능, 통계데이타 제공기능, 사용자 상호작용 종료 기능등을 제공한다. 제안된 구현기술은 자원서비스 제어부가 실제 자원을 동작시키는 IP 하드웨어 구성요소인 특수자원유닛(SRU : Specialized Resource Unit)을 클라이언트/서버형태로 유지하여 이들 자원의 상태를 관리함으로써 IP의 확장성을 보잔하여, 교환기 실시간 데이터베이스를 이용하여 IP가 생성하는 수만여개의 메시지를 효율적으로 관리할 수있다.

• 한국정보통신학회논문지
• /
• 제9권3호
• /
• pp.493-497
• /
• 2005

본 논문은 무선의 임베디드 시스템 환경에서, VoIP 시스템을 구성하는 프로토콜 요소 중의 하나인 SIP를 이용한 User Agent의 구현에 관한 연구이다. User Agent는 설정 블록과, 주변 장치를 제어하기 위한 디바이스 쓰래드 블록, SIP 메시지를 처리하기 위한 SIP 스택 블록으로 구성하였다. 디바이스 쓰래드는 RTP 쓰래드 블록과 사운드 카드 처리 블록으로 구성하였으며, SIP 스택은 프락시 이벤트를 처리하는 워커 쓰래드 블록과 SIP 메시지를 전송하여 처리하는 SIP 트랜시버 및 SIP 쓰래드 블록으로 구성하였다. 하드웨어 플랫폼은 Intel XScale PXA25S 프로세서 기반에 플래쉬 메모리, SDRAM, AC'97 오디오 코덱, 무선 랜카드와 연결된 PCMCIA 소켓이 내장된 보드를 구성하였으며, 오디오 입출력으로 마이크로폰과 헤드폰을 사용하였다. 본 연구의 실험을 위한 타겟 시스템 구성은 임베디드 리눅스 커널 2.4.19를 포팅하였다. 임베디드 시스템의 자원 효율을 높이고자, User Agent의 속성과 SIP 메소드의 기능을 최소화하였고, TCP를 배제하여, 주변 장치 제어를 최소화함으로써, 자원의 소비를 $12.9\%$ 절감할 수 있었다.

• 한국음향학회지
• /
• 제20권1호
• /
• pp.56-61
• /
• 2001

본 논문은 비동기 방식의 IMT-2000 단말기용 ASIC (주문형 집적회로)에 포함되는 음성부호화기 알고리즘인 AMR(Adaptive Multi Rate) 보코더의 실시간 구현에 관한 것이다. 구현된 AMR 보코더는 12.2kbps에서 4.75kbps까지 8가지의 다중 비트율을 가지고 있으며, 인코더와 디코더 기능 외에 VAD (Voice Activity Detection) 블록과 SCR (Source Controlled Rate operation) 블록 등의 부가기능 및 시스템과의 접속 처리를 위한 프레임 구성 기능도 구현되어 있다. AMR 보코더를 구현하기 위하여 설계된 DSP (디지털 신호처리기)는 TeakLite 코어를 기반으로 하여 메모리 블록, 직렬접속 블록, CPU와의 접속을 위한 레지스터 파일 블록, 인터럽트 제어회로 등으로 구성된 16비트 고정 소수점형 DSP이다. 실시간 구현 방법에서는 메모리의 효율적인 관리를 통하여 계산량을 최적화하여 최대 동작 계산량을 약 24MIPS로 줄였으며, 구현된 AMR 보코더는 3GPP의 표준 시험 벡터를 모두 통과하여 검증을 완료하고, 실시간 보드 시험에서도 안정적으로 동작하는 것이 확인되었다.