• Proceedings of the KIEE Conference
• /
• 2008.07a
• /
• pp.1199-1200
• /
• 2008

N형 공핍 모드의 탑 게이트 다결정실리콘 박막 트랜지스터에 비대칭 오프셋 구조를 적용하였다. 이로써 드레인 부근의 전계를 감소시켜, on전류의 큰 손실 없이 누설 전류를 86% 감소시켰다. 박막 트랜지스터는 유리 기판위에 교류 자계 유도 결정화를 이용하여 제작하였고, 마스크 추가 없이 오프셋 구조를 형성하였다. 또한 비정질 실리콘과 n+ 층은 이온 주입을 하지 않고 증착하였다. 이 방법은 능동 구동 디스플레이에서 소비 전력 감소와 이미지 유지에 도움이 될 수 있다.

• Proceedings of the KSME Conference
• /
• 2008.11a
• /
• pp.1265-1270
• /
• 2008

Electromigration is a one of a critical failure mechanism in microelectronic devices. Minimizing the thin film interconnections in microelectronic devices make high current densities at electrrical line. Under high current densities, an electromigration becomes critical problems in a microelectronic device. This phenomena under DC conditions was investigated with high temperature. The current density of 1.5MA/cm2 was stressed in interconnections under DC condition, and temperature condition $150^{\circ}C,\;175^{\circ}C,\;200^{\circ}C$. By increasing of thin film interconections, microelectronic devices durability is decreased and it gets more restriction by temperature. Electromigration makes electronic open by void induced, and hillock induced makes electronic short state.

• Journal of the Korean Vacuum Society
• /
• v.1 no.1
• /
• pp.183-189
• /
• 1992

The characteristics of N/O(SiOz/SisN4) film on WSi2 are compared with storage node Poly-Si. Leakage current and breakdown voltage are improved and storage capacitance is decreased. The oxidation rate of WSiz is more rapid than polycrystalline silicon. Thus the thick bottom oxide on the WSiz causes to the decrease of capacitance. The out diffusion of dopant impurity in polycrystalline silicon through the silicide leads to the formation of a depletion region in the polycrystalline silicon and the decrease of depletion capacitance. That results in the decrease of the overall storage capacitance.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.369-369
• /
• 2012

본 연구에서는 투명한 산화물반도체 a-IGZO 박막을 채널층로 사용하여 박막형트랜지스터를 제작하였고, 이를 이용하여 증가 및 공핍모드를 가지는 인버터소자를 제작하였다. 제작된 인버터는 4인치 유리기판위에 게이트, 채널 그리고 소스/드레인 영역을 스퍼터링방식으로 증착하였고, PECVD를 사용하여 SiNx 절연막을 증착하였다. 또한 투명소자에 응용하기위해 게이트, 소스, 드레인 영역을 투명한 a-IZO 박막으로 증착하였다. 제작된 인버터의 특성은 높은 전압이득과, 잡음여유를 가짐으로써 투명소자회로에서 다양한 응용 가능성을 보였다.

• Proceedings of the KIEE Conference
• /
• 2000.07c
• /
• pp.1751-1753
• /
• 2000

다결정 실리콘 박막 트랜지스터 (poly-Si TFT)의 누설전류를 억제하기 위해 게이트 절연막(gate oxide)의 가장자리에 캐비티(cavity)를 가지는 새로운 구조의 다결정 박막 트랜지스터를 제안하였다. 캐비티는 드레인(drain) 공핍영역(depletion region) 위에 형성되어 드레인 주변에 유도되는 수직전계를 감소시켜 누설전류를 억제하고 소자의 안정성을 향상시킬 수 있다. 본 연구에서 제작된 poly-Si TFT는 기존의 TFT에 비해 온-오프 전류비가 향상되었고 전기적 스트레스 후의 문턱전압 변화가 작음을 확인하였다.

• Journal of the Korean Institute of Telematics and Electronics D
• /
• v.35D no.12
• /
• pp.53-58
• /
• 1998

A buried channel poly-Si TFT (BCTFT) for application of high performance integrated circuits has been proposed and fabricated. BCTFT has unique features, such as the moderately-doped buried channel and counter-doped body region for conductivity modulation, and the fourth terminal entitled back bias for preventing kink effect. The n-type and p-type BCTFT exhibits superior performance to conventional poly-Si TFT in ON-current and field effect mobility due to moderate doping at the buried channel. The OFF-state leakage current is not increased because the carrier drift is suppressed by the p-n junction depletion between the moderately-doped buried channel and the counter-doped body region.

• Electrical & Electronic Materials
• /
• v.5 no.1
• /
• pp.28-42
• /
• 1992

본 논문에서는 ZnO 바리스터의 유전특성에 대해 검토하였다. 25~75[.deg.C]의 온도에서 1[kHz]~13[MHz]의 부파수 범위에서 LCR meter와 computer로 구성된 측정장치를 사용하여 정전용량-주파수, 및 손실계수-주파수의 관계를 측정하였다. 수학적 해석 방법에 의해 복소유전율의 실험결과로 부터 3-4개의 Debye 피크를 추출할 수 있었다. 각 피크를 .alpha., .betha., .gamma. 및 .delta.라 할 때 활성화에너지는 각각 0.35-0.48, 0.62-0.99, 0.48 및 0.33-0.41[eV]이었고, 각 피크 중 .gamma.는 공핍층에 형성된 도너준위, .alpha. 및 .delta.는 결정립 계면준위, .betha.피크는 도너이온에 의한 것으로 추정된다.

• Proceedings of the Optical Society of Korea Conference
• /
• 2003.07a
• /
• pp.220-221
• /
• 2003

We optimized the structure of a fully depleted optical thyristor (DOT) to achieve the faster switching speed and the lower power consumption by the depletion of charge at the lower negative voltage. The fabricated optical thyristor shows sufficient nonlinear s-shape I-V characteristics with the switching voltage of 2.85 V and the complete depletion voltage of -8.73 V. In this paper, using a finite difference method (FDM), we calculate the effects of parameters such as doping concentration and thickness of each layer to determine the optimized structure in the view of the fast and low-power-consuming operation.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.19 no.6
• /
• pp.709-714
• /
• 2018

This study researched the reasons for changing polarity in accordance with junction properties in an interface of semiconductors. The contact properties of semiconductors are related to the effect of the semiconductor's device. Therefore, it is an important factor for understanding the junction characteristics in the semiconductor to increase the efficiency of devices. For generation of various junction properties, carbon-doped silicon oxide (SiOC) was deposited with various argon (Ar) gas flow rates, and the characteristics of the SiOC was varied based on the polarity in accordance with the Ar gas flows. Tin-doped zinc oxide (ZTO) as the conductor was deposited on the SiOC as an insulator to research the conductivity. The properties of the SiOC were determined from the formation of a depletion layer by the ionization reaction with various Ar gas flow rates due to the plasma energy. Schottky contact was good in the condition of the depletion layer, with a high potential barrier between the silicon (Si) wafer and the SiOC. The rate of ionization reactions increased when increasing the Ar gas flow rate, and then the potential barrier of the depletion layer was also increased owing to deficient ions from electron-hole recombination at the junction. The dielectric properties of the depletion layer changed to the properties of an insulator, which is favorable for Schottky contact. When the ZTO was deposited on the SiOC with Schottky contact, the stability of the ZTO was improved by the ionic recombination at the interface between the SiOC and the ZTO. The conductivity of ZTO/SiOC was also increased on SiOC film with ideal Schottky contact, in spite of the decreasing charge carriers. It increases the demand on the Schottky contact to improve the thin semiconductor device, and this study confirmed a high-performance device owing to Schottky contact in a low current system. Finally, the amount of current increased in the device owing to ideal Schottky contact.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.08a
• /
• pp.306-307
• /
• 2011

Franz Keldysh Oscillation (FKO)은 p-n 접합 구조의 공핍층(depletion zone)에서 전기장(electric field)에 의해 발생되며, Photoreflectance (PR) spectroscopy를 통하여 관측된다. InAs/GaAs 양자점 태양전지(Quantum Dot Solar Cells, QDSCs)에서 PR 신호에 대한 Fast Fourier Transform (FFT)을 통하여 FKO 주파수들을 관측할 수 있고, 각각의 FKO 주파수들은 태양전지 구조에 대응하는 표면 및 내부전기장(internal electric field) 들로 분류할 수 있다. InAs/GaAs 양자점 태양전지에서 AlGaAs potential barrier의 두께에 따른 내부전기장의 변화를 조사하기 위해, GaAs-matrix에 8주기의 InAs 양자점 층이 삽입된 태양전지를 molecular beam epitaxy (MBE) 방법으로 성장하였다. 양자점의 크기는 2.0 monolayer (ML)이며, 각 양자점 층은 1.6 nm에서 6.0 nm의 AlGaAs potential barrier들로 분리되어 있다. 또한 양자점 층의 위치에 따라 내부전기장 변화를 조사하기 위해, p-i-n 구조에서 양자점 층이 공핍층 내에 위치한 경우와 p+-n-n+ 구조에서 양자점 층이 공핍 층으로부터 멀리 떨어진 n-base 영역에 삽입하여 실험결과를 비교분석하였다. PR 실험결과로부터, p-i-n 구조에서 InAs 양자점 태양전지의 내부전기장 변화는 potential barrier 두께에 따라 다소 복잡한 변화를 보였으며, 이는 양자점 층이 공핍층 내에 위치함으로써 격자 불일치(lattice mismatch)로 발생된 응력(strain)의 영향으로 설명할 수 있다. 이러한 결과들을 각각의 태양전지 구조에서 표면 및 내부전기장에 대해 계산된 값들에 근거하여, p+-n-n+ 구조에서 양자점 층이 공핍 층으로부터 멀리 떨어진 영역에 삽입된 경우의 결과와 비교해 보면 내부전기장의 변화는 더욱 분명해진다. 즉, 양자점 층의 potential barrier의 두께를 조절하거나, 양자점 층의 위치를 변화시킴으로써 양자점 태양전지의 내부전기장을 조작할 수 있으며, 이는 PR 실험을 통해 FKO를 관측함으로써 확인할 수 있다.