• 대한전자공학회논문지
• /
• 제22권1호
• /
• pp.22-27
• /
• 1985

본 논문에서는 채널에 붕소를 이온주입하여 불균일한 도우핑 profile을 가지는 n-채럴 MOSFET의 threshold 전압에 대하여 보다 간단한 모델링을 기술하였다. 실제의 도우핑 Profile들 지수적인 Profile을 지수적인 profile로 근이시키고 Poisson방정식과 depletion approximation을 이용하여 실리콘 표면의 Potential, 최대 공핍층의 폭 그리고 threshold 전압을 구하였다. 계산한 threshold 전압이 실험치와 잘 일치한다는 사실은 이온 주입한 MOS소자들에 대하여 지수적인 도우핑 Profile로 근이시킬 수 있다는 타당성을 보여 주고 있다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.327.1-327.1
• /
• 2016

모바일 기기의 폭발적 증가세로 인해 플래시 메모리의 수요가 증가하고 있다. 낸드 플래시 메모리는 적은 전력 소모량과 높은 전기적 효율 때문에 많은 많은 연구가 이루어지고 있다. 반면에 stress-induced leakage current, positive-charge-assisted tunneling, thermally-assisted tunneling 등의 문제로 신뢰성이 저하되는 문제가 발생한다. 프로그램/이레이즈 동작이 반복되면 소자에서 발생하는 에러의 발생비율이 늘어나 신뢰성이 저하되게 된다. 비록 신뢰성 저하 메커니즘에 대한 연구가 많이 이루어졌으나, 워드라인 스트레스에 의한 프로그램 특성 저하에 대한 구체적인 연구가 진행되지 않았다. 본 연구에서는 플래시 메모리의 워드라인 스트레스로 인한 전기적 특성 감소 현상을 보기 위해, 플로팅 게이트의 두께를 변화시키면서, electron density와 depletion region 의 변화를 관찰하였다. 낸드 플래시 메모리의 전기적 특성을 멀티 오리엔테이션 모델을 포함한 3차원 TCAD 시뮬레이션을 이용하여 계산하였다. 프로그램/이레이즈 동작이 증가함에 따라, 플로팅 게이트에 공핍영역이 생기고, 블로킹 옥사이드와 게이트 사이에 의도하지 않은 트랩이 생기게 된다. 이로 인해 프로그램/이레이즈 동작이 증가함에 따라, 플로팅 게이트의 electron density가 감소하는 경향을 보았다. 이 연구 결과는 낸드 플래시 메모리 소자에서 신뢰성을 향상시키고 프로그램 특성을 증진시키는데 도움이 된다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2003년도 추계학술발표강연 및 논문개요집
• /
• pp.133-133
• /
• 2003

최근에 강유전체 매체와 원자력 현미경 (Atomic Force Microscopy, AFM)을 이용한 초고밀도 정보 저장 장치에 대한 연구가 활발히 진행되고 있다. 이와 아울러 나도 크기의 도메인에 대하 연구에 있어서 PZT 박막의 분극 방향에 따른 SrRuO$_3$의 저항 변화를 AFM 탐침을 이용하여 감지하는 방법을 제안하였다. 본 연구에서는 Metal tip/semiconductor/barrier oxide/ferroelectric 구조에서 강유전체 분극에 의한 저항 변화의 가능성을 실험하고자, 이와 등가 구조인 Pt tip/n-Si/SiO$_2$ 구조에서 Pt 탐침과 반도체 층 사이의 I-V 특성을 측정함으로써, 게이트 전압에 따른 반도체 층의 저항변화에 대해서 분석해 보았다. 그 결과 게이트 전압에 따라서 과밀 지역 (accumulation layer)과 공핍 지역 (depletion layer)이 형성됨에 따라서 반도체 층의 정항이 변하여 I-V 특성이 변하게 됨을 관찰하였으며, 이 결과로부터 분극 방향에 따라서도 반도체 층의 저항이 변할 수 있음을 알 수 있었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2009년도 제40회 하계학술대회
• /
• pp.1227_1228
• /
• 2009

본 논문에서는 순방향 특성의 열화 없이 항복전압 향상을 위해 플로팅게이트와 필드플레이트를 적용한 AlGaN/GaN HEMTs를 제작하였다. AlGaN/GaN HEMTs에서의 항복전압은 게이트의 하단의 전계분포와 관련이 있다. 제안된 AlGaN/GaN HEMTs의 경우 GaN 층의 공핍영역을 효과적으로 확장시킴으로써 게이트와 드레인 사이의 영역에서의 전계집중을 성공적으로 완화시켰다. 필드플레이트와 플로팅게이트가 모두 적용된 소자의 항복전압이 1106 V인 반면, 필드플레이트만 적용한 소자의 항복전압은 688 V, 플로팅게이트만 적용한 소자의 항복전압은 828 V로 측정되었다.

• E2M - 전기 전자와 첨단 소재
• /
• 제6권2호
• /
• pp.161-167
• /
• 1993

ZnO 바리스터의 비선형 전도특성은 입자의 구조로부터 설명할 수 있다. 본 논문에서는 ZnO 바리스터의 입자구조에 트랩된 캐리어를 분석하기 위해서 TSC 측정 기법을 사용하였다. 측정 결과로 부터 네개의 TSC피크를 얻었다. 고온으로 부터 첫번째 두번째와 세번째 TSC피크의 기원은 각각 트랩, 도너 밀도 및 입계층의 트랩으로 나타나고 네번째 피크의 기원은 공핍층에 있는 도너 이온의 탈분극에 의해서 기인하는 것으로 사료된다. .alpha.$_{1}$피크의 활성화 에너지는 약 0.33-1.42eV였다. 또한 바리스터의 예비동작 영역에서의 전도특성은 .alpha.$_{1}$과 .alpha.$_{2}$피크의 값에 지배된다는 것을 확인하였다.

• 한국정보통신설비학회:학술대회논문집
• /
• 한국정보통신설비학회 2004년도 하계학술대회
• /
• pp.41-45
• /
• 2004

본 논문에서는 DLL(Delay Locked Loop)를 응용하여 광통신 시스템에 응용할 수 있는 완전공핍 광 싸이리스터(Depleted Optical Thyristor)의 구동 Driver를 설계하였다. 광스위칭 소자로 활용될 DOT를 구동시키기 위해서는 Thyristor의 구조 특성을 고려할 때 강한 역방향 전압 펄스와 함께 높은 순방향 전류 펄스의 특성을 가지는 파형이 필요하다. 구동 Driver의 제작 공정은 삼성 CMOS $0.35{\mu}m$, 1 poly, 4 metal 공정을 사용하였고 시뮬레이션 결과 500 MHz 대역에서 DOT를 구동하기 위한 전압, 전류 특성을 가지는 파형을 얻을 수 있었다.

• 전기학회논문지
• /
• 제58권8호
• /
• pp.1580-1584
• /
• 2009

We have theoretically analyzed the monolithic integration of vertical cavity lasers with depleted optical thyristor (VCL-DOT) structure and experimentally demonstrated optical logic gates such as AND-gate, OR-gate, and INVERTER implemented by VCL-DOT for an optical programmable gate array. The optical AND and OR gates have been realized by changing a input bias of the single VCL-DOTs and all kinds of optical logic functions are also implemented by adjusting an intensity of the reference input beams into the differential VCL-DOTs. To achieve the high sensitivity, high slope efficiency and low threshold current, a small active region of lasing part and a wide detecting area are simultaneously designed by using a selective oxidation process. The fabricated devices clearly show nonlinear s-shaped current-voltage characteristics and lasing characteristics of a low threshold current with 0.65 mA and output spectrum at 854 nm.

• 전자공학회논문지D
• /
• 제36D권4호
• /
• pp.70-76
• /
• 1999

Punchthroush 원통형 접합의 항복전압에 대한 해석적 모델을 에피층의 두께와 nonpunchthrough 원통형 접합의 항복시 임계공핍영역폭이 함수로 제안하였다. 이 해석적 모델에서의 모든 거리변수와 전계 및 전위식을 정규화된 형태로 사용하므로써 항복전압을 소자의 물리적 parameter에 관계없이 쉽게 결정할 수 있게 하였다. 제안된 모델의 계산결과를 2차원 소자 Simulation Program인 MEDICI를 사용하여 얻은 결과와 비교하여 매우 잘 일치함을 보였다.

• 한국광학회:학술대회논문집
• /
• 한국광학회 2004년도 하계학술발표회
• /
• pp.26-27
• /
• 2004

We present the first demonstration of the vertical-injection depleted optical thyristor laster diode with InGaAs/InGaAsP multiple quantum well structure. The measured switching voltage and current are 3.36 V and 10 A respectively. The holding voltage and current are respectively 1.37 V, 100 A. The lasing threshold current is 131 mA at 25 C. The output peak wavelength is at 1578 nm at a bias current equal to 1.22 times threshold.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2005년도 추계학술대회 논문집 전기물성,응용부문
• /
• pp.84-86
• /
• 2005

본 논문에서는 역 방향 전하공핍(reverse bias depletion)을 적용한 새로운 구조의 다결정 실리콘 박막 트랜지스터(poly-Si TFT)를 제안한다. 제안된 소자는 kink 전류 억제를 목적으로 counter-doped(p+) 영역이 채널 내로 확장되어 유효채널 폭을 감소시키는 구조이다. 감소된 채널 폭에 의하여 포화 영역의 채널 내 저항이 증가하고, 훌 전류를 통하여 kink 효과가 억제된다. 제작된 새로운 poly-Si TFT는 기존의 소자에 비해 효과적으로 kink 전류를 억제할 수 있음을 실험을 통해 검증하였다.