• 한국전자파학회논문지
• /
• 제17권7호
• /
• pp.605-614
• /
• 2006

본 논문에서는 설계 주파수인 1.575 GHz 에서 동작하는 마이크로스트립 안테나의 패치 크기 ( 공진 길이 )를 줄이기 위하여 패치의 양단 끝부분을 음각으로 구성하여 perturbation 효과를 적용한 3 차원 구조의 모자형 원형 마이크로스트립 안테나를 고안 및 설계하였다. 그 결과 반사 손실 - 26.59 dB, -10 dB 대역폭 65 MHz(4.13 %), 이득 4.66 dBd, - 3 dB 빔폭 E, H-면 각각 $79^{\circ},\;87^{\circ}$의 특성을 나타내었으며, 안테나 직경은 85 mm로 평면형의 97 mm에 비해 12 mm(12.4 %) 단축되어 23.2 %의 면적 축소율을 얻었다. 또한 패치의 크기를 더욱 소형화시키기 위하여 최적화시킨 양각 대 음각의 비와 점근선 각도를 조정하여 설계 주파수에서 동작하는 선형 편파 및 원형 편파 야구공형 원형 마이크로스트립 안테나를 설계 및 제작하였다. 선형 편파의 경우, 패치 직경은 74 mm로 평면형에 비해 41.8 %의 면적 축소율을 얻었으며, 원편파의 경우, 패치 직경이 82 mm로 평면형 선형 편파에 비해 28.5 %의 면적 축소율을 얻었다. 이로써 원형 마이크로스트립 안테나의 소형화에 perturbation 효과 적용이 유효함을 확인하였다.

• 한국소음진동공학회논문집
• /
• 제24권2호
• /
• pp.79-86
• /
• 2014

이 논문에서는 비상디젤발전기의 구조물 및 내부 회전체에 대한 건전성 평가를 위한 해석적 방법을 제시한다. 비상발전기는 원자력발전소 안전과 관련된 매우 중요한 기기로써 지진과 같은 비상사태에 원전의 안전 정지를 위한 관련 기기에 비상 전원을 공급한다. 비상발전기의 회전기 부분 또한 지진과 같은 충격에도 안전성을 확보해야 한다. 비상발전기 본체에 대한 모달 해석을 하여 공진 주파수가 지진 주파수 영역에 있는지를 확인하여 응력 해석의 방법을 정했다. 회전체 부분의 안전성은 저널 베어링의 필름 두께와 임계 회전수를 계산하여 최소 유막 요구치와 운전속도와 비교하여 안전성을 판단하였다. 계산된 응력해석의 최대치는 허용치보다 작았으며, 저널 베어링의 유막과 회전수 또한 안전한 범위에 들었다. 이 논문에서는 저널 베어링의 안전해석에 지진하중을 정적 하중으로 보았으나 향후 연구에 있어서는 지진하중의 동적 특성을 회전체에 적응하는 새로운 해석적 방법의 개발이 필요할 것으로 사료된다.

• 전자공학회논문지
• /
• 제50권1호
• /
• pp.174-179
• /
• 2013

이 논문에서는 multiple split ring resonator(MSRRs)와 로딩된 스위치드 제어부를 이용하여 2개의 전송영점을 가지는 대역통과 여파기를 설계하였다. 높은 선택도와 칩 사이즈의 초소형화를 위해 비대칭의 급전 선로를 도입하여 통과 대역 주위에 위치한 전송 영점 쌍을 생성하였다. Cross coupling 또는 source-load coupling 방식을 이용한 기존의 여파기와 비교해보면 이 논문에서 제안된 여파기는 단지 2개의 공진기만으로 전송 영점을 생성하여 높은 선택도를 얻었다. 여파기의 선택도와 민감도(삽입 손실)를 최적화하기 위해 비대칭 급전 선로의 위치에 따른 전송 영점과 삽입손실의 관계를 분석하였다. 통과 대역 주파수의 가변과 30dBm 정도의 고 출력 신호를 처리하기 위해 MSRRs의 최 외각 링에 MIM 커패시터와 stacked-FET으로 구성된 SOI-CMOS 스위치드 제어부가 로딩되어 있다. 스위칭 트랜지스터의 전원을 켜고 끔으로써 통과 대역 주파수를 4GHz로부터 5GHz까지 이동시킬 수 있다. 제안된 칩 여파기는 0.18-${\mu}m$ SOI CMOS 기술을 이용함으로써 높은 Q를 가지는 수동 소자와 stacked-FET의 집적을 가능하게 만들었다. 설계된 여파기는 $4mm{\times}2mm$ ($0.177{\lambda}g{\times}0.088{\lambda}g$)의 초소형화 된 크기를 가진다. 여기서 ${\lambda}g$는 중심 주파수에서의 $50{\Omega}$ 마이크로스트립 선로의 관내 파장을 나타낸다. 측정된 삽입손실(S21)은 5.4GHz, 4.5GHz에서 각 각 5.1dB, 6.9dB를 나타내었다. 설계된 여파기는 중심 주파수로부터 500MHz의 오프셋에서 20dB이상의 대역외 저지 특성을 나타내었다.

• 한국전자파학회논문지
• /
• 제21권2호
• /
• pp.194-201
• /
• 2010

본 논문에서는 CDMA/RFID 주파수 격리도 향상을 위해 double split ring resonator(DSRR)을 이용한 주파수 선택적 표면(FSS)을 설계하였다. 제안된 FSS의 단위 셀 구조는 외부 SRR과 내부 SRR로 구성되며, 이 두 SRR의 gap은 같은 방향에 위치한다. SRR의 gap 간격 및 line 두께 등을 조절하여 전체적인 크기를 유지하면서 공진 주파수 및 스커트 특성을 조절할 수 있다. 동작 주파수에서 제안된 SRR의 필드는 magneto-dielectric SRR과 다른 방향을 가진다. 한 층은 $9{\times}9$ 단위 셀로 구성되어 있으며, 50 mm 간격을 두고 다른 층이 위치해 있다. 시뮬레이션 결과를 검증하기 위해 패치 안테나 및 FSS를 제작했으며, 측정 결과는 시뮬레이션 결과와 유사한 경향을 보인다. 단위 셀의 저지 대역에서의 전기적 크기는 $0.110\;{\lambda}{\times}0.110\;{\lambda}{\times}0.002\;{\lambda}$로 다이폴 FSS에 비해 소형이며, 지지대를 포함한 2층 FSS의 크기는 $1.058\;{\lambda}{\times}1.058\;{\lambda}{\times}0.153\;{\lambda}$이다. 측정 결과 CDMA 대역의 이득이 유지되며, RFID 대역에서 6.9 dB 이득이 감소하였다.

• 한국ITS학회 논문지
• /
• 제18권6호
• /
• pp.233-240
• /
• 2019

본 논문에서는 최근 5G 통신기술의 발전으로 인해 LTE와 5G 대역을 모두 커버할 수 있는 안테나가 필요로 하고 있으며, 각 대역에서 공진 주파수 대비 10%이상의 대역폭을 만족하기 위해 통합공공망(LTE)과 5G 주파수 이중대역 커버용 단일 급전 안테나를 설계, 제작하였다. 기본형 다이폴 안테나의 방사소자를 평면형 구조를 채택하였으며, 설계된 안테나는 700 MHz 안테나의 경우 동축케이블 급전 및 balun을 형성시켜 설계되었으며, 3.5GHz의 경우는 700 MHz 방사소자 급전부로부터 각각 수직 연장 후 'ㄷ'자 모양으로 접은 형태로 balun이 필요 없고 700 MHz 대역의 방사소자가 3.5 GHz 대역 방사소자의 반사판 역할을 하도록 설계하였다. 이로써, 700MHz 대역 -10 dB 대역폭 104 MHz(14.8%)과 3.5GHz 대역 -10 dB 대역폭 660 MHz(18.8%)을 나타내었고, 방사패턴 특성으로 700 MHz대역에서는 이득 8.46 dBi, 빔폭 E-plane 55°, H-plane 81°와 3.5 GHz 대역에서는 이득 6.14 dBi, 빔폭 E-plane 79°, H-plane 49°를 각각 얻었다.

• 구강회복응용과학지
• /
• 제26권1호
• /
• pp.47-57
• /
• 2010

임플란트-골 계면상에 미세동요 없이 회복기를 가지는 것은 골융합을 위해서 필수적이다. 이를 위해 임플란트의 초기 안정성은 성공적인 예후를 위해서 중요한 요건이다. 충분한 골질과 골량은 임플란트의 초기 안정성과 조기 실패 방지를 위해 중요한 요소이지만, 임플란트가 갖는 외형적 특성이 초기 안정성에 미치는 영향에 대한 연구는 부족하다. 이에 본 연구는 임플란트의 형태가 초기 안정성에 미치는 영향을 알아보고자 하였다. 골질에 따라 피질골과 해면골의 두께가 서로 다른 모형골에 straight body의 US II, GS II, SS II system과 tapered body의 GS III system (OSSTEM Implant Co., Seoul, Korea) 임플란트를 식립하고 식립 회전력과 공진 주파수 및 동요도를 측정하였다. 이번 실험에서 초기 안정성에 주요한 영향을 미치는 요소는 골질로 나타났다. 임플란트의 형태에 따라 이중 나사선을 가지는 GS II 임플란트가 초기 안정성은 높게 나타났으며 tapered 한 임플란트가 straight 임플란트에 비해서 높은 초기 안정성을 얻을 수 있음을 알 수 있었다. 또한 tapered 임플란트 식립 시 임플란트의 외형과 조화된 식립구를 형성하는 것이 피질골이 두꺼운 경우 피질골에 과도한 압축력을 감소시키고 반대의 경우 해면골로부터 좀 더 많은 골고정을 얻을 수 있음을 알 수 있었다.

• 한국경제지리학회지
• /
• 제11권4호
• /
• pp.509-526
• /
• 2008

본 연구의 목적은 진화경제학적 관점으로 한국 신발산업의 진화적 발전경로를 분석하는 것이다. 산업의 변화를 연구함에 있어 진화론적 관점은 기업의 선택과 모방, 진입과 퇴출, 기술적 특성과 혁신과정 등 산업의 발전경로에 관한 복잡한 요인들이 어떻게 생성되고 지속되며 공진화하는지를 설명할 수 있는 장점을 가지고 있다. 한국 신발산업에 관한 기존의 연구들은 한국 신발산업의 쇠퇴 요인을 임금 상승과 노동집약적 산업의 환경 변화의 측면에서 찾고 있다. 이에 반해, 본 연구에서는 한국 신발산업의 쇠퇴 요인을 국내 기업의 전략적 선택과 모방의 경로, 지배적 기술 패러다임, 기업을 둘러싸고 있는 제도적 규제의 문제, 그리고 글로벌생산체제로 변화하는 메조 궤적의 진화적 발전경로의 측면에서 찾고자 하였다. 이러한 분석 결과를 토대로 한국의 신발산업은 스포츠화, 특히 혁제운동화의 제조기술에 대한 학습과정과 OEM 주문생산에 기초하여 성장했으며, 한국 신발산업의 사양화는 대내외 환경변화에 따른 경쟁조건과 시장선택체제에 적응하기 위한 기업의 진화적 선택과정에 따른 결과임을 강조한다.

• 디지털콘텐츠학회 논문지
• /
• 제19권8호
• /
• pp.1603-1615
• /
• 2018

본 연구에서는 스마트폰에 적용 가능한 광학식 손떨림 보정 시스템의 저복잡도, 저면적, 저전력 설계를 위하여 자이로스코프의 샘플링 레이트 최적화, 간단한 구조의 정확도가 우수한 자이로필터 설계, 움직임 보정부의 동작속도 최적화, AD/DA 변환기의 비트폭 최적화, 액츄에이터 구동전력을 낮추기 위한 PWM 구동 시 노이즈 평가 등을 제안하였다. 자이로 샘플링 주파수는 5KHz 이상에서 에러 값이 크게 변화가 없는 것으로 확인 되었다. 자이로필터는 퍼지부를 적용하여 손떨림 각도 및 위상 오차에 대한 보상 효과를 검증하였다. PWM 구동은 선형모드 대비 약 50% 이상 소모전력이 감소하는 것을 확인하였으며, 구동 주파수 2MHz 이상에서 영상 노이즈가 감소하는 것을 확인하였다. 움직임 보정부의 동작속도는 제어부 5KHz, 구동부 10KHz로 낮추어도 특성에 문제없는 것으로 확인되었다. AD/DA 변환기의 비트폭은 AD 변환기는 11비트, DA 변환기는 10비트로 최적화되었다.

• 마이크로전자및패키징학회지
• /
• 제10권2호
• /
• pp.13-17
• /
• 2003

본 연구에서는 $ZnWO_4-LiF$계를 이용하여 RF모듈 구현을 위한 새로운 조성의 LTCC 소재를 개발하고자 하였다. 순수 $ZnWO_4$의 경우 98% 이상의 상대밀도를 얻기 위해서는 $1050^{\circ}C$이상의 소결온도가 필요하였고 소결체의 고주파유전특성은 유전율($\epsilon_r$) 15.5, 품질계수($Q{\times}f0$) 74000 GHz, 공진주파수 온도계수$(\tau_f)-70ppm/^{\circ}C$이었다. $ZnWO_4$에 LiF의 첨가는 상호 반응에 의해 $810^{\circ}C$ 부근에서 액상을 형성하였고 따라서 0.5에서 1.5 wt%의 LiF의 첨가로 $ZnWO_4$를 $820^{\circ}C$에서 치밀화를 얻을 수 있었다. 주어진 LiF의 첨가범위에서 소결 수축률은 LiF 량의 증가와 함께 증가하였다. LiF의 첨가는 LiF 자체의 낮은 유전율에 의해 유전율을 15.5에서 14.2∼15의 범위로 감소시켰으며 품질계수($Q{\times}f0$)도 LiF와 $ZnWO_4$의 반응 및 미세구조의 불균일화로 LiF의 첨가량의 증가와 함께 낮아지는 경향을 보였다.

• 대한전자공학회논문지SD
• /
• 제45권10호
• /
• pp.7-14
• /
• 2008

본 논문에서는 $1.0{\mu}m$ BCD 650V 공정을 이용하여 향상된 잡음 내성과 높은 전류 구동 능력을 갖는 고전압 구동 IC를 설계하였다. 설계된 고전압 구동 IC는 500kHz의 고속 동작이 가능하고, 입력 전압의 범위가 최대 650V이다. 설계된 IC에 내장된 상단 레벨 쉬프터는 잡음 보호회로와 슈미트 트리거를 포함하고 있으며 최대 50V/ns의 높은 dv/dt 잡음 내성을 가지고 있다. 또한 설계된 숏-펄스 생성회로가 있는 상단 레벨 쉬프터의 전력 소모는 기존 회로 대비 40% 이상 감소하였다. 이외에도 상 하단 파워 스위치의 동시 도통을 방지하는 보호회로와 구동부의 전원 전압을 감지하는 UVLO(Under Voltage Lock-Out) 회로를 내장하여 시스템의 안정도를 향상시켰다. 설계된 고전압 구동 IC의 특성 검증에는 Cadence사의 spectre 및 PSpice를 이용하였다.