• Proceedings of the Computational Structural Engineering Institute Conference
• /
• 2009.04a
• /
• pp.72-75
• /
• 2009

본 논문에서는 현재 국내에서 구축되어 있지 않은 3차원 BIM 기반 설계 및 시공 환경으로의 패러다임 전환에 대비하여 3차원 BIM 지향적 구조설계 프로그램인 SDP 제품군을 사용하여 BIM 프로그램들을 연동한 3차원 BIM 철근배근 자동생성 시스템을 개발하고자 한다. 현재 국내 건설업계의 치열한 수주경쟁으로 수익률저하/철근 등 자제가 폭등/인건비 상승/배근시공도 작성 인력 부족 및 신뢰성 저하 및 납기 지연 등의 기존 현황의 문제점 등을 SDP 제품군을 이용하여 구조설계/배근시공도 작성/정밀 골조물량 산출을 통합 지원하는 엔지니어링 컨설팅 환경을 구축하여 구조설계 시 V/E 동시 수행, 골조공사비 10% 절감, 배근시공도 및 물량산출 납기 최소로 단축, 배근시공도 정확성 향상/설계 및 시공 변경에 신속 대응, 공정 대비 발주 물량 관리 기능을 제공함으로써 고수익, 고효율, 고품질 의 엔지니어링 컨설팅 수행이 가능하다. 3차원 BIM 을 기반으로 철근현장가공에서 공장가공 전환 가속화로 국가적 물량 절감을 기대할 수 있고, 3차원 BIM 구조설계 및 골조공사 환경 구축 및 기술 자립을 통해 건설시공 분야의 기술력 향상을 기대할 수 있다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.41 no.9
• /
• pp.107-114
• /
• 2004

This paper presents block and timing diagrams of the DWA(Data Weighted Averaging) to optimize a feedback time delay of the sigma-delta modulator. Through the MATLAB modeling, the optimized coefficients of the integrators are obtained to design the modulator. The fully differential SC integrators, feedback DAC, 9-level quantizer, and DWA are designed by considering the nonideal characteristics of the modulator. The designed third-order multibit modulator is fabricated in a 0.35${\mu}{\textrm}{m}$ CMOS process. The modulator achieves 75dB signal-to-noise ratio and 74dB dynamic range at 1.2Vp-p 825kHz input signal and 52.8MHE sampling frequency.

• Journal of IKEEE
• /
• v.12 no.4
• /
• pp.211-216
• /
• 2008

This paper proposes an 8${\times}$8 bit parallel multiplier using MOS current-mode logic (MCML) circuit for low power consumption. The proposed circuit has a structure of low-power MOS current-mode logic circuit with sleep-transistor to reduce the leakage current. The sleep-transistor is used to PMOS transistor to minimize the leakage current. Comparing with the conventional MOS current-model logic circuit, the circuit achieves the reduction of the power consumption in sleep mode by 1/50. The designed multiplier is achieved to reduce the power consumption by 10.5% and the power-delay-product by 11.6% compared with the conventional MOS current-model logic circuit. This circuit is designed with Samsung 0.35 ${\mu}m$ standard CMOS process. The validity and effectiveness are verified through the HSPICE simulation.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.45 no.4
• /
• pp.21-26
• /
• 2008

In this paper, a novel 622Mbps burst-mode clock and data recovery (CDR) circuit is proposed for passive optical network (PON) applications. The CDR circuits are implemented with 0.35um CMOS process technology. Locking dynamics is accomplished with instantaneous feature and data are sampled at an optimal timing. This is realized by seven different delay configurations, which are generated from precisely-controlled delay buffers. The experimental results show that the proposed CDR circuits are operating as expected, recovering an incoming 622Mbps burst-mode input data without errors.

• Korean Journal of Food Science and Technology
• /
• v.29 no.1
• /
• pp.96-100
• /
• 1997

Carboxymethyl chitosan (CMC) was added to pan bread, prepared by the straight-dough method, and its effects on shelf-life, retrogradation, antimicrobial activity, water activity, and sensory quality of pan bread were evaluated. The results of differential scanning calorimetry (DSC) and thermoconstanter analysis for retrogradation indicated that shelf-life of pan bread was significantly extended by addition of CMC. Growth of microorganisms, including bakery molds (Aspergillus, Penicillium, etc.) was significantly inhibited by adding CMC to pan bread. Sensory color, off-flavor and overall acceptability of pan bread were stable during storage. However, sensory texture of control was significantly different from that of sample with added CMC.

• Proceedings of the Korean Society of Dyers and Finishers Conference
• /
• 2011.03a
• /
• pp.102-102
• /
• 2011

레이온 섬유는 dry한 촉감, 고광택, 드레이프성 등 의류 분야에서 요구하는 많은 장점들을 가지고 있으나 타 섬유 소재에 비해 소비량이 적은 것은 합섬이나 면/울 제품에 비해 상대적으로 제품 가격이 높고, 형태안정성이 취약하여 정장 및 캐주얼의 겉감 용도로 쓰기에는 성능 보완이 필요하다. 또한 염색가공 공정에서 구김발생이 많으며, 열고정이 쉽게 이루어지지 않아 습윤강도와 탄성 회복률이 낮아 변형이 쉽게 발생된다. 이에 본 연구에서는 합섬의 장점을 그대로 유지하면서 레이온 섬유가 갖는 고비중과 우수한 드레이프성과 유연한 질감으로 소프트 터치를 발현하는 특수한 레이온 대체 소재를 실현하고자 하였다. 직물에서 드레이프성과 은은한 광택을 확보하기 위해서는 폴리머단계에서 비중과 광택을 발현할 수 있는 무기입자 중 비중이 높고, 중합 후 폴리머 내에서 광택을 유지하는 입자의 선택이 필요한데 본 실험에서는 $BaSO_4$를 이용하여 PET dope액과 중합한 후 용융 방사하여 고비중 폴리에스테르사(100/48)를 제조하였다. 고비중 폴리에스테르사를 이용하여 폭 58inch, 밀도 92T, 중량 324.8g/yd 직물로 제직하여 그에 따른 태를 측정하였다. 태측정기(KES-FB, KATO TECH CO)를 이용하여 인장 & 전단강도, 굽힘강도, 압축강도, 표면측정 시험 결과 $BaSO_4$ 2% 첨가한 원단의 드레이프성이 우수한 것을 확인할 수 있었다.

• Proceedings of the Korean Society of Dyers and Finishers Conference
• /
• 2011.03a
• /
• pp.101-101
• /
• 2011

재생 셀룰로스 섬유의 원료로 사용되는 셀룰로스는 면, 마, 목재 등 고등식물의 주성분으로 매년 수십억톤이 광합성에 의하여 생산되어지고 있다. 따라서 석유류와 같은 화석연료의 가격 변동에 영향을 받지 않고 안정적으로 수입되고 있다. 또한, 셀룰로스에는 면이나 마류 등과 같이 간단한 정제 처리에 의해 의류용 섬유로서 사용될 수 있는 것과 목재 섬유와 같이 펄프화하여 종이, 인견섬유, 필름 등으로 사용되어지는 것이 있으며, 셀룰로스 유도체도 제조할 수 있다. 현재까지 개발된 섬유들 중 대표적인 셀룰로스계 재생섬유인 비스코스 레이온(Viscose rayon)은 그 제조 방법이 환경적으로 치명적인 문제를 안고 있으나 고유의 우수한 드레이프성, 흡습성, 독특한 광택, 시원한 촉감 등을 가지고 있어 그 소비는 꾸준한 상황이다. 이러한 Viscose rayon을 대체하기 위하여 친환경적인 공법을 이용하여 개발된 Lyocell 제품이 각광을 받고 있다. 면 셀룰로스 재생섬유는 기존의 Lyocell섬유에 비해 신도는 높고 모듈러스가 낮아 Modal과 같은 촉감을 가지고, 피브릴 발생이 없어 방사공정에서 가교반응이 필요치 않는 것으로 기대된다. 친환경 공법인 Lyocell 공법으로 개발된 면 린터 원료를 이용하여 면 린터 셀룰로스 재생섬유 제조기술을 개발하고자 한다. 따라서 본 연구에서는 면 린터 셀룰로스 재생섬유의 기술적인 신뢰성을 검증하기 위해 면 린터 셀룰로스 재생섬유소재 피브릴화 정도의 표준화 시험법을 연구하고자 한다. 사용원단으로 Tencel A-100, Tencel standard, Modal, Lyocell LF, 면 린터 섬유를 사용하였으며, 세탁, 염색, 알칼리조건 처리에 따른 물성 변화를 알아보았다. 물성 변화는 전자현미경으로 측정하였다.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.4 no.3
• /
• pp.177-182
• /
• 2003

In the case of the flash memory, various kinds of transistors and the wide range of operation voltage are necessary to achieve the read/write operations. Therefore, the characteristics of transistors are measured in the silicon for the circuit design, and the test vehicle run must be processed. In this study, an efficient design flow is suggested using TCAD tools. The test vehicle is replaced with well-calibrated TCAD simulation. First, the calibration methodology is introduced and tested for flash memory device. The calibration errors are less than 5% of a full chip operation, which is accepted by the designers. The results of the calibration were used to predict I-V curves and model parameter of the various transistors for the design of flash device.

• Microbiology and Biotechnology Letters
• /
• v.20 no.6
• /
• pp.668-676
• /
• 1992

For the purpose of optimizing poly-l3-hydroxybutyrate (PHB) production from Alcaligenes eutrophus, two-stage fed-batch culture was adopted. In this system, specifk growth rate was maximized during the first stage whereas specific production rate was maximized during the second stage. The optimal concentrations of glucose and ammonium chloride were 16.6 and 0.54 g/I in the growth stage and 20.0 and 0.07 g/l in the production stage, respectively. Proportional feedback control considering time lag was suggested for PHB production process and a simulator was developed for real-time control purpose.

• Journal of KIISE:Information Networking
• /
• v.35 no.2
• /
• pp.149-157
• /
• 2008

Since wireless sensor networks consist of nodes with the constrained battery, energy efficient MAC operation is one of the important issues. Low duty cycle operation is critical to conserve energy in wireless sensor network MAC protocol. Some paper proposed a new approach to low power listening, which employs a short preamble to further reduce energy consumption and to reduce latency. But short preamble suffers from unfair channel access problem since there was no consideration for contention between transmission nodes. Preamble counting proposes a solution to each of these problems by employing node selection information. Simulation results show that the preamble counting provides an improved energy efficiency and fairness of packet delivery.