• 상하수도학회지
• /
• 제35권4호
• /
• pp.285-292
• /
• 2021

Osmotic power is to produce electric power by using the chemical potential of two flows with the difference of salinity. Water permeates through a semipermeable membrane from a low concentration feed solution to a high concentration draw solution due to osmotic pressure. In a pressure retarded osmosis (PRO) process, river water and wastewater are commonly used as low salinity feed solution, whereas seawater and brine from the SWRO plant are employed as draw solution. During the PRO process using wastewater effluent as feed solution, PRO membrane fouling is usually caused by the convective or diffusive transport of PRO which is the most critical step of PRO membrane in order to prevent membrane fouling. The main objective of this study is to assess the PRO membrane fouling reduction by pretreatment to remove organic matter using coagulation-UF membrane process. The experimental results obtained from the pretreatment test showed that the optimum ferric chloride and PAC dosage for removal of organic matter applied for the coagulation and adsorption process was 50 mg/L as FeCl₃ (optimum pH 5.5). Coagulation-UF pretreatment process was higher removal efficiency of organic matter, as also resulting in the substantial improvement of water flux of PRO membrane.

• 정보보호학회논문지
• /
• 제12권2호
• /
• pp.35-44
• /
• 2002

본 논문에서는 Radix-$2^k$ 모듈라 곱셈 알고리즘 기반의 고속 RSA 지수승 연산기의 구현 방법을 제시하고 검증하였다. Radix-$2^k$ 모듈라 곱셈 알고리즘을 구현하기 위해 Booth receding 연산 알고리즘을 사용하였으며 최대 radix-16 연산을 위해 2K-byte 메모리와 2개의 전가산기와 3개의 반가산기의 지연을 갖는 CSA(carry-save adder) 어레이를 사용하였다. CSA 어레이 출력인 캐리와 합을 고속으로 가산하기 위해 마지막 덧셈기로써 캐리 발생과 지연시간이 짧은 가상 캐리 예측 덧셈기(pseudo carry look-ahead adder)를 적용하였다. 또한, 주어진 공정에서 동작 주파수와 처리량의 관계를 통해 Radix-$2^k$에서 설계 가능한 radix 값을 제시하였다. Altera FPGA EP2K1500E를 사용하여 기능을 검증한 후 삼성 0.35$\mu\textrm{m}$ 공정을 사용하여 타이밍 시뮬레이션을 하였으며 radix-16 모듈라 곱셈 알고리즘을 사용할 경우 모듈라 곱셈에 (n+4+1)14 의 클럭을 사용하여 1,024-bit RSA를 처리하는데 50MHz에서 5.38ms의 연산 속도를 측정하였다.

• 한국빅데이터학회지
• /
• 제7권1호
• /
• pp.75-87
• /
• 2022

재작업은 제품의 품질 만족을 위해 요구되는 활동으로 제조 현장에서 필수적인 공정이다. 사전에 수행 여부의 파악이 어려운 재작업은 공정시간의 증가 및 제품의 납기 지연으로 이어질 수 있어 이를 고려한 스케줄링이 중요하다. 본 연구에서는 자동차 배관 생산라인인 재작업이 존재하는 유연흐름라인을 대상으로 Dispatching을 통한 평균 흐름시간과 납기지연의 가중합을 최소화하는 스케줄링 연구를 진행하였다. 본 연구에서는 제품별 납기 등 고객 요구와 재작업 및 가공시간 등의 변동성이 존재하는 제조환경에서 Dispatching을 위한 가중치 기반 Dispatching 규칙(WDR)을 제안한다. WDR은 여러 단일 Dispatching 규칙의 가중합으로 구성되며 본 연구는 가중치 탐색을 위해 시뮬레이션 기반 유전알고리즘을 적용하였다. 시뮬레이션 실험을 통해 WDR이 단일 Dispatching 규칙에 비해 우수한 성능을 보임을 확인하였다.

• 한국빅데이터학회지
• /
• 제9권1호
• /
• pp.141-152
• /
• 2024

바이오의약품 위탁생산 사업(CMO)에서 다양한 고객의 주문에 대해 납기를 만족시키는 생산 일정계획을 수립하는 것은 사업이 경쟁력 측면에서 매우 중요하다. CMO 공정에서 각 주문은 다수의 배치로 구성되어 있으며 복수 개의 생산라인에 소량의 배치 단위로 할당되어 병렬 생산할 수 있다. 본 연구는 동종 병렬설비를 보유하고 있는 CMO 공정에서 주문의 총 납기 지연을 최소화하는 일정계획을 수립하기 위한 메타휴리스틱 알고리즘을 제안한다. 제안된 알고리즘은 생물학적 진화에서 영감을 받아 염색체와 같은 데이터 구조를 무작위로 생성하여 특정 문제를 해결하며, 교차 및 돌연변이와 같은 작업을 사용하여 다양한 솔루션을 효과적으로 탐색한다. 국내 CMO 기업체에서 제공한 현업 데이터를 기반으로 컴퓨터 실험을 진행하여 제안한 알고리즘이 기업체에서 사용하고 있는 전문가 알고리즘과 상용 최적화 패키지보다 우수한 일정계획을 적절한 계산시간 내에 도출하는 것을 확인하였다.

• 한국전자파학회논문지
• /
• 제19권7호
• /
• pp.771-777
• /
• 2008

본 논문에서는 변형된 시간 지연 기법을 이용한 마이크로파 2차 주파수 체배기가 제안되었다. 제안된 주파수 체배기에서는 입력 신호와 지연된 신호 사이에 발생하는 군지연 시간 부정합을 전압 제어 지연 선로(VCDL)를 이용하여 보상하였다. 가변 슈미트 트리거를 이용한 군지연 시간 정합과 신호 파형의 성형(waveform shaping)으로 인해 원하지 않는 기본 주파수($f_0$)와 3, 4차 고조파 성분들이 충분히 제거할 수 있었다. 결과적으로 출력 단자에서는 오직 2 체배된 주파수 성분($2f_0$)만이 우세하게 나타난다 제안된 주파수 체배기는 1.15 GHz의 기본 주파수에서 설계되었고 TSMC 0.18 $\mu m$ 공정을 이용하여 제작되었다. 입력 신호 전력을 0 dBm 인가하였을 때, 2차 체배된 출력 주파수 성분의 측정된 전력은 2.57 dBm이었다. 2차 체배된 주파수 성분에 대해 $f_0,\;3f_0$, 그리고 $4f_0$ 성분의 제거율은 각각 43.65, 38.65, 그리고 35.59 dB이다.

• 한국건설관리학회논문집
• /
• 제18권6호
• /
• pp.65-77
• /
• 2017

최근 대형 건설회사의 해외시장 비중 확대와 함께 해외 프로젝트에서의 공기지연에 따른 경영 손실에 대한 이슈가 지속적으로 제기되고 있다. 일반적으로 대형 프로젝트의 수행 과정에서 변경은 필연적으로 발생한다. 대부분의 변경은 공기지연과 연결되기 때문에 변경으로 인하여 공기연장이 필요한 경우 건설사는 계약에서 정한 기준에 따라 공기지연을 관리해야 공기지연에 따른 리스크에 효과적으로 대응할 수 있다. 공기지연을 유발하는 변경에 대한 계약적 대응이 부족할 경우 클레임이 해결되지 않고 분쟁으로 확대되는 경우가 많다. 프로젝트 초기 단계에 계약에서 요구하는 공기지연 관리 절차와 방법을 분석하는 것이 중요하나 이에 대한 방법 및 도구를 제시하지 못하고 있었다. 본 논문에서는 국내 주요 건설사들의 공정관리 실무 및 해외 공사에서의 클레임 및 분쟁사례에 대한 고찰을 통해 문제를 제시하고 해외 건설 계약조건상에 포함된 공기지연 관리 리스크를 평가할 수 있는 방법을 제시하였다. 공기지연의 합리적 대응과 관련된 계약조건상의 리스크 평가 틀을 제시하기 위하여 FIDIC Red Book(1999), PSSCOC(2014) 및 SIA 9th Edition(2010) 등 국제 표준 계약조건 뿐만 아니라 ARAMCO 및 QP를 포함한 해외 대형 발주자의 표준계약조건에 나타나 있는 공기지연 관리 요건 및 수준을 검토하여 전체 7개 영역, 62개 항목으로 구성된 계약조건 리스크 평가모델을 제안하였다. 계약조건 리스크 평가 모델은 계약조건상의 공기지연리스크 확인을 위한 구조적 틀을 제공하며 개별 리스크 항목별 표준적인 수준을 제시함으로써 해당 프로젝트의 리스크 수준을 확인하고 이에 효과적으로 대응할 수 있는 단초를 제공한다. 제안된 모델의 유효성 검증을 위하여 실제 제안한 모델을 실제 프로젝트에 적용하여 그 효과를 입증하였다.

• 전기전자학회논문지
• /
• 제15권1호
• /
• pp.23-28
• /
• 2011

본 논문에서는 CMOS 회로를 이용한 스프레드 스펙트럼 클록 발생기(SSCG)를 제안하고 구현하였다. 지연고정루프(DLL)의 저역통과필터(LPF)에 스프레드 스펙트럼 클럭 변조 로직에 의해 조절되는 전하펌프를 연결하여 전압 제어지연로직(VCDL)에 가해지는 제어전압을 조절함으로써 주파수의 변화를 유도하는 방법을 사용하였다. 이와 같은 구조에서는 변조 비율을 조절하기 위한 부가적인 회로가 필요없기 때문에 레이아웃 면적이 작아지게 되고 전력소모가 작아지는 장점을 갖는다. 스프레드 스펙트럼 클록 발생기는 UMC 0.25um 공정을 이용하여 시뮬레이션 및 레이아웃을 수행하였으며 전체 면적은 290um${\times}$120um^2 이다.

• 대한전자공학회논문지
• /
• 제18권4호
• /
• pp.34-42
• /
• 1981

PMOS집적기술을 이용하여 512-Bit mask programmable ROM을 설계하고 제작하였다. ROM의 내용은 제작공정에서 gate pattern으로 기억시켰으며 chip의 출력을 512(32×16)개의 점의 행렬로써 오실로스코프에 나타내어 확인하였다. 제작된 chip은 -6V와 - l2V의 범위에서 정상적으로 동작하였다 소모전력과 전달지연시간은 -6V에서 각각 3mW와 13μsec였다. -12V에서는 소모전력이 27mW로 증가하였으며 전달지연시간은 3μsec로 감소하였다. Chip의 출력은 TTL gate의 인력을 직접 구동시킬 수 있었으며 chip select에 의하여 출력을 disable 시켰을 때는 높은 임피던스 상태를 유지하였다.

• 대한기계학회논문집B
• /
• 제36권10호
• /
• pp.1011-1017
• /
• 2012

본 논문에서는 롤타입 마스크를 사용한 마이크로/나노 구조 제작용 광학 리소그래피 방법을 소개한다. 이 생산 방법은 다양한 목표 해상도에 따라 위상지연 리소그래피방법과 포토리소그래피로 나뉜다. 사용되는 빛의 파장대보다 작은 해상도를 갖는 패턴을 제작하기 위해서 실린더 형태의 위상지연 마스크를 활용한 근거리 노광 방식을 사용한다. 또한 필름 형태의 금속 마스크를 써서 포토리소그래피를 연속방식으로 수행하였는데 이 방식은 실린더 마스크의 회전수를 조절함으로써 노광 결과 패턴의 주기를 실시간으로 조절할 수 있다. 이 기술의 응용으로 금속 그물패턴으로 만들어진 100 $mm^2$ 넓이의 투명전극을 제작하였다.

• 대한전자공학회논문지SD
• /
• 제41권5호
• /
• pp.43-50
• /
• 2004

현재의 반도체 공정은 Deep Sub- Micmn (DSM)으로 발전하면서, 선폭이 줄어들고 구동 주파수가 높아지고 있다. 이로 인해 clock source로부터 clock을 필요로 하는 각 단자(sink)까지의 '지연시간의 최대 차'로 정의되어지는 clock skew가 회로의 속도 향상에 있어 중요 제약요소가 되고 있다. 또한 이를 얼마나 줄이느냐 하는 것은 동기식 회로 설계에 있어 중요한 문제가 되고 있다. 따라서 낮은 clock skew를 위한 배선 기술에 대해 많은 연구들이 이루어지고 있다. 본 논문에서는 clock skew를 줄이기 위한 방법으로서 새로운 Advanced clock Tree Generation(ACTG) 방법을 개발하였다. ACTG는 2단계의 계층적 routing을 통해 최적의 clock tree를 구성한다. 본 논문에서 제안하는 알고리즘을 C 언어로 프로그램하여 구현하 후 벤치마크 테스트 데이터에 대하여 실험한 결과, 주어진 skew 범위를 만족시키면서 지연 시간을 감소시키는 효과를 얻을 수 있었다.