• The Transactions of the Korea Information Processing Society
• /
• v.4 no.11
• /
• pp.2903-2913
• /
• 1997

This paper describes the design and implementation of the ParaC language that supports parallel programming on the shared memory and distributed memory parallel machine. The ParaC language is designed for the effective use of system resources of scalable parallel systems. The goal is achieved by adding parallel and synchronization constructs for shared address spaces, and remote task constructs for distributed address spaces. This paper also shows the translation method, and we implement the translator and the run-time library for parallel execution of extended constructs.

• Journal of KIISE:Software and Applications
• /
• v.26 no.2
• /
• pp.223-233
• /
• 1999

데이터베이스 공유 시스템(Database Sharing System : DSS) 은 고성능의 트랜잭션 처리를 위해 제안된 구조이다. DSS에서 고속의 통신망으로 연결된 노드들은 별도의 메모리와 운영체제, 그리고 DBMS를 가지며, 데이터베이스르 저장하고 있는 디스크는 모든 노드에 의해 공유된다. 빈번한 디스크 액세스를 피하기 위해 각 노드는 자신의 메모리 버퍼에 최근에 액세스한 페이지들을 캐싱한다. 본 논문에서는 레코드와 같은 미세 단위의 로킹을 지원하는 DSS에서 데이터베이스를 정확한 상태로 복구할 수 있는 회복 기법인 DRCP(Database Recovery using Cached Pages)를 제안한다. DRCP는 정상적으로 동작하고 있는 다른 노드에 캐싱된 페이지의 내용을 참조하여 회복 작업을 수행함으로써 디스크 액세스 수와 회복 과정에서 필요한 로그 스캔의 범위를 줄일 수 있고 , 그 결과 데이터베이스를 빨라 복구할 수 있다는 장점을 갖는다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2012.11a
• /
• pp.195-196
• /
• 2012

하드웨어 플랫폼은 다수 코어 아키텍처의 메모리 대역폭을 만족시키기 위해 NUMA 구조로 설계되고 있다. 이러한 NUMA 구조에서 다른 노드의 메모리에 접근할 경우, 해당 노드의 메모리 접근에 비해 1.5~2배 지연이 발생한다. 따라서 이러한 특성을 고려하는 NUMA 시스템 기반 스케줄러가 필요하다. 본 논문에서는 NUMA 기반 스케줄러 설계를 위해 고려되어야 할 사항에 대해 분석해 본다. 분석 결과, 공유 자원 경쟁과 리모트 접근을 최소화하는 것이 NUMA 스케줄러 설계의 핵심이라는 것을 확인할 수 있었다. 뿐만 아니라 같은 노드에서 실행되는 워크로드의 조합 및 캐시 오염 태스크 관리, 그리고 노드별 남아있는 메모리 정보 또한 고려되어야 한다는 것을 확인할 수 있었다.

• The Transactions of the Korea Information Processing Society
• /
• v.6 no.8
• /
• pp.2245-2252
• /
• 1999

Since DSM provides a user a simple shared memory abstraction, the user does not have to be concerned with data movement between hosts. Each node in DSM systems has processor, memory, and connection to a network. Memory is divided into pages, and a page can have multiple copies in different nodes. To maintain data consistency between nodes, two conventional protocols are used : write-update protocol and invalidate protocol. The performance of these protocols depends on the system parameters and the memory access patterns. for adapting to memory access patterns, competitive update protocol updates those copies of a page that are expected to be used in the near future, while selectively invalidating other copies. We present weighted competitive update protocols that consider different communication bandwidth for each connection a of two nodes. Test result by simulation show that the weighted competitive update protocol improves performance.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2020.11a
• /
• pp.8-11
• /
• 2020

4 차 산업혁명 시대의 도래와 함께 AI, ICT 기술의 융합이 진행됨에 따라, 유저 레벨의 디바이스에서도 AI 서비스의 요청이 실현되었다. 이미지 처리와 관련된 AI 서비스는 피사체 판별, 불량품 검사, 자율주행 등에 이용되고 있으며, 특히 Deep Convolutional Neural Network (DCNN)은 이미지의 특색을 파악하는 데 뛰어난 성능을 보여준다. 하지만, 이미지의 크기가 커지고, 신경망이 깊어짐에 따라 연산 처리에 있어 낮은 데이터 지역성과 빈번한 메모리 참조를 야기했다. 이에 따라, 기존의 계층적 시스템 구조는 DCNN 을 scalable 하고 빠르게 처리하는 데 한계를 보인다. 본 연구에서는 DCNN 의 scalable 하고 빠른 처리를 위해 3 차원 메모리 구조의 Processing-In-Memory (PIM) 가속기를 제안한다. 이를 위해 기존 3 차원 메모리인 Hybrid Memory Cube (HMC)에 하드웨어 및 소프트웨어 모듈을 추가로 구성하였다. 구체적으로, Processing Element (PE)간 데이터를 공유할 수 있는 공유 캐시 및 소프트웨어 스택, 파이프라인화된 곱셈기 및 듀얼 프리페치 버퍼를 구성하였다. 이를 유명 DCNN 알고리즘 LeNet, AlexNet, ZFNet, VGGNet, GoogleNet, RestNet 에 대해 성능 평가를 진행한 결과 기존 HMC 대비 40.3%의 속도 향상을 29.4%의 대역폭 향상을 보였다.

• The Journal of the Korea Contents Association
• /
• v.6 no.12
• /
• pp.59-70
• /
• 2006

Since communication systems software is very large and complex, it requires component based architecture for software reusability, hardware transparency, high performance, and easy software reconstruction in different applications. In order to meet these requirements, we analyze performance and inter-process communication techniques of existing CORBA IIOP, and designed a shared memory-based CORBA inter-ORB protocol that would best fit for communication systems software. The designed protocol supports the same interface and can minimize the message transfer overhead in the same host environment. The test results of our protocol compared with other protocols show that the performance is increased by about 15%-200%. We are thus assumed that our protocol can be used in developing CORBA-based component software architecture for communication systems.

• The Journal of the Korea institute of electronic communication sciences
• /
• v.11 no.2
• /
• pp.151-158
• /
• 2016

The HSA resolves an old problem with existing CPU and GPU architectures by allowing both units to directly access each other's memory pools via unified virtual memory. In a physically realized system, however, frequent data exchanges between CPU and GPU for a virtual memory block result bottlenecks and coherence request overheads. In this paper, we propose Fusion Processor Architecture for efficient access of main memory from both CPU and GPU. It consists of Job Manager, Re-mapper, and Pre-fetcher to control, organize, and distribute work loads and working areas for GPU cores. These components help on reducing memory exchanges between the two processors and improving overall efficiency by eliminating faulty page table requests. To verify proposed algorithm architectures, we develop an emulator based on QEMU, and compare several architectures such as CUDA(Compute Unified Device Architecture), OpenMP, OpenCL. As a result, Proposed fusion processor architectures show 198% faster than others by removing unnecessary memory copies and cache-miss overheads.

• Journal of the Korea Society of Computer and Information
• /
• v.3 no.2
• /
• pp.169-175
• /
• 1998

There is a shared multibuffer method which can preventing HOL blocking in ATM switch. However, the system still has a problem that reduces the performance of the system because of the cell loss. Therefore, in this paper, preventing of cell loss in non-contentional shared multibuffer switch is suggested. To prevent cell loss, a structure is suggested that a cell can be loss in a certain slot time is stored in the dedicated temporary memory so the cell can be transferred in the next slot time. The simulation result of the structure, this suggested system superior performance than the exited system in cell loss rate and throughput.

• Journal of KIISE:Computer Systems and Theory
• /
• v.32 no.2
• /
• pp.55-67
• /
• 2005

Separation between computation and communication in system design allows the system designer to explore the communication architecture independently of component selection and mapping. In this paper we present an iterative two-step exploration methodology for bus-based on-chip communication architecture and memory allocation, assuming that memory traces from the processing elements are given from the mapping stage. The proposed method uses a static performance estimation technique to reduce the large design space drastically and quickly, and applies a trace-driven simulation technique to the reduced set of design candidates for accurate Performance estimation. Since local memory traffics as well as shared memory traffics are involved in bus contention, memory allocation is considered as an important axis of the design space in our technique. The viability and efficiency of the proposed methodology arc validated by two real -life examples, 4-channel digital video recorder (DVR) and an equalizer for OFDM DVB-T receiver.

• Proceedings of the Korean Information Science Society Conference
• /
• 2004.10a
• /
• pp.520-522
• /
• 2004

분산 감시 제어 시스템은 산업분야에서 중요한 부분이다. 그러나 일반적인 분산 감시 제어 시스템의 응용 소프트웨어간이나 감시 장비간의 또는 응용 소프트웨어와 감시 장비간의 통신이 필요하다. 이러한 문제점은 통신의 과부하로 이어질 수 있다. 본 논문에서는 이러한 문제점을 해결하고 대규모 분산 감시 제어 시스템에서 사용할 수 있는 개발 환경을 제안한다. 이 시스템은 분산 시스템에서 정보를 동기화 하여 분산 환경하의 모든 응용 소프트웨어나 감시 장비가 공유 할 수 있도록 하는 정보 동기화 기술로 이루어져 있다 이 기술은 공유메모리를 사용하여 프로그램 코드와 데이터 구조를 분리하여 데이터 구조 및 데이터 값을 공유할 수 있게 하는 SDSL(Shared Data Structure Library)기법을 사용한다. 그리고 적시성을 보장해 주는 미들웨어인 TMO(Time-triggered Message-triggered Object)를 이용하여 실시간 성을 보장해 주는 한편 통신을 가능하게 해줌으로써 분산 시스템에서도 적용할 수 있다. 본 논문에서 제안하는 개발 환경은 데이터 구조를 동적으로 변화시켜주면서 대규모 분산 감시 제어 시스템에서 응용 프로그램을 보다 편하게 구현하고자 하는 산업 분야에 적용할 수 있다.