• Journal of the Korean Society for Railway
• /
• v.14 no.5
• /
• pp.404-410
• /
• 2011

In AC feeding system, the fault location is calculated by using ratio of current absorbed in the neutral point of AT(Automatic Transformer) or by measuring reactance. In this way, however, an estimation error can be happened due to the many reasons. In addition, for measuring currents in the neutral point of AT, other measuring devices and communication equipments are additionally required. In order to solve the disadvantages, this paper suggests a novel technique using the distribution ratio of catenary current. The proposed technique uses existing protective relays and measures catenary current. With the measured data, we can calculate the distribution ratio of catenary current and determine fault location. Through the simulated results, we derived the correlation between current ratio and fault location. Using this technique, additional equipments and expenses can be reduced. Besides, fault location can be determined more correctly.

• Proceedings of the KIPE Conference
• /
• 2010.07a
• /
• pp.446-447
• /
• 2010

본 논문에서는 전동기의 고정자 권선 절연파괴 고장을 분석하고 자기 인덕턴스 변화의 비선형성을 고려하기 위해 FEM 시뮬레이션을 이용하여 고장 현상을 해석하고, 실험을 통해 검증하였다. 제안한 고장의 모델링을 통하여 고정자 권선에서 단락이 발생하면 단락된 권선의 순환전류에 의해 고정자에 자기 포화현상이 발생하고, 입력전류의 불평형에 의하여 평균토크가 감소하고, 토크리플이 증가함을 확인 하였다.

• Proceeding of EDISON Challenge
• /
• 2017.03a
• /
• pp.473-476
• /
• 2017

본 논문은 직류송전에서 송전선에 문제가 발생했을 때 생기는 고장전류를 제거하는 회로인 DC Breaker의 성능을 향상시킨 회로에 대한 것이다. 기존의 DC Breaker는 차단효율이 좋지 않고, 차단시간 또한 길다는 단점들이 문제가 되었는데, 이를 중앙 인덕터를 통해, 고장전류의 크기를 감소시키고, 커패시터 스위칭을 통해 차단시간을 줄이는 등의 방법을 이용하여, 효율을 개선하였다. 그리고 이 개선된 DC Breaker가 DC 고전압 전력수송에 꼭 필요하다는 것을 실험을 통해 그 실용성을 검증하였다.

• Proceedings of the KIEE Conference
• /
• 2007.07a
• /
• pp.13-14
• /
• 2007

전기설비에 대한 접지의 근본 목적은 인체에 대한 감전으로부터의 안정성의 확립과 기기 및 설비의 기능 향상을 위하여 사고 시 고장전류를 대지로 안전하게 방전시켜 안전을 확보하는 데 그 목적이 있다. 변전소 접지 설계 시 고려해야 할 중요한 설계 요소로는 토양조건, 대지저항률의 측정과 분석, 구조체 접지방식의 이용, 고장전류 선정 등이 있으며 주요 설계 파라미터에 따라 접지 설계 방법 및 물량이 결정되므로 적정한 기술적, 경제적 여건을 고려한 설계 요소의 선정과 기준 정립에 대한 연구가 필요한 실정이다.

• The Journal of the Korea institute of electronic communication sciences
• /
• v.18 no.5
• /
• pp.817-826
• /
• 2023

In this paper, a fault determination methodology based on an artificial neural network was proposed to protect the system from faults on the lines in the smart grid distribution system. In the proposed methodology, first, it was designed to determine whether there is a low impedance line fault (LIF) based on the magnitude of the current RMS value, and if it is determined to be a normal current, it was designed to determine whether a high impedance ground fault (HIF) is present using Normal/HIF classifier based on artificial neural network. Among repetitive DSP module-based algorithm verification tests, the normal/HIF classifier recognized the current waveform as normal and did not show reclosing operation for the cases of normal state current waveform simulation test where the RMS value was smaller than the minimum operating current value. On the other hand, for the cases of LIF where RMS value is greater than the minimum operating current value, the validity of the proposed methodology could be confirmed by immediately recognizing it as a fault state and showing reclosing operation according to the prescribed procedure.

• The Journal of the Korea institute of electronic communication sciences
• /
• v.19 no.2
• /
• pp.361-370
• /
• 2024

In this paper, a method was studied for applying a series resonant type fault current limiter that can be manufactured at low cost to the smart grid distribution system. First, the impact of the harmonic components of the short-circuit fault current injected into the series resonance circuit of the fault current limiter on the peak value of the transient response was analyzed, and a methodology for determining the steady-state response was studied using percent impedance-based fault current computation method. Next, the effectiveness of the method was verified by applying it to a test distribution line. The test distribution system using the designed current limiter was modeled using EMTP_RV, and a three-phase short-circuit fault was simulated. In the fault simulation results, it was confirmed that the steady-state response of the fault current accurately followed the design target value after applying the fault current limiter. In addition, by comparing the fault current waveform before and after applying the fault current limiter, it was confirmed that the fault current was greatly suppressed, confirming the effect of applying the series resonance type current limiter to the distribution system.

• Proceedings of the KIEE Conference
• /
• 2003.07a
• /
• pp.543-545
• /
• 2003

한류형 전력퓨즈는 계통의 단락사고로 고장 전류가 흐를 때 퓨즈내부에서 발생하는 저항에 의해 고장전류를 회로 고유의 단락전류보다 아주 적은 값으로 제한하고 최소 시간내에 차단하여 회로를 보호하므로 계통기기의 단락용량를 최소한으로 감소시킬 수 있다. 본 논문에서는 이러한 한류형 전력퓨즈의 단락전류 차단성능 평가를 위해 동작책무에 따른 차단성능을 규명하고자 단락발전기를 사용하여 단락전류차단시험을 실시하고 그 결과를 제시하였으며, 또한 차단과정에 따른 스트레스들이 단락시험 시 차단성능에 미치는 영향을 다루고 있다.

• Proceedings of the KIEE Conference
• /
• 2011.07a
• /
• pp.156-157
• /
• 2011

본 논문은 방사상으로 운용중인 배전계통에 1선 지락 고장시 퍼지 로직 알고리즘을 이용하여 고장구간을 판단하는 기법에 대해 제안하고 있다. 배전계통에 1선 지락 고장 발생 시 선로불평형 전류에 의해 고장구간 이후의 자동화개폐기에서 고장표시기가 오동작을 한다. 이로 인해 고장구간을 잘못 판단하여 수용가에 전력공급의 신뢰성이 줄어든다. PSCAD/EMTDC라는 전력해석용 툴을 이용하여 배전계통 모델링과 시뮬레이션을 하였고, 개폐기의 영상전류 크기를 통해 퍼지 로직이라는 인공지능기법을 이용하여 정확한 고장구간을 판단하는 기법을 제안한다.

• Proceedings of the KIEE Conference
• /
• 2006.11a
• /
• pp.369-371
• /
• 2006

본 논문은 계통 모의시험프로그램을 이용하여 배전계농에서 나타나는 지락 및 단락고장에 대하여 모의시험을 수행하였다. 고장모의시험에서 배전자동화용 개폐기의 고장인지(Fault Indicator)의 동작에 영향을 미치는 고장전류의 변화를 살펴보았다. 그리고, 이러한 고장전류를 감지하여 FI를 배전자동화 시스템 주장치로 보내어주는 FRTU의 정상동작 시험을 위하여 실시간 계통 시뮬레이터를 이용하여 FRTU의 시험방법을 제안하였다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.29 no.10A
• /
• pp.1205-1214
• /
• 2004

For tile physical defects occurring in CMOS circuits which are not handled well by voltage-based testing, current testing is remarkable testing technique. Fault models based on defects must accurately describe the behaviour of the circuit containing the defect. In this paper, An efficient collapsing algorithm for fault models often used in current testing is proposed. Experimental results for ISCAS benchmark circuits show the effectiveness of the proposed method in reducing the number of faults that have to be considered by fault collapsing and its usefulness in various current based testing models.