• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2004년도 춘계종합학술대회
• /
• pp.669-673
• /
• 2004

인터넷의 사용이 증가, 네트워크 기술이 발달하면서 컴퓨터 및 하드웨어 장비는 고속화 대용량화, 소형화 추세로 가고 있고, 기존에 외부 인터페이스와의 데이터 송수신 또한 병렬 포트를 이용한 통신이 많았으나, 외부 장비의 소형화와 고속화 그리고 휴대화가 요구되면서 차츰 직렬 포트를 이용하여 적은 전송라인을 이용한 외부 장비와의 인터페이스가 요구 되게 되었다. 본 논문에서는 내부 모듈간의 인터페이스와 외부 장치와의 데이터 송/수신이 가능한 UART 인터페이스 모듈을 하드웨어 설계언어인 VHDL 언어를 이용하여 설계하였으며, FPGA 칩인 Xilinx(Spartan II) 데스트 보드에 다운로드하여 시뮬레이션 하였다. 또한 양방향성 공통 버스로의 인터페이스 회로 설계와 다른 클럭으로 동작하는 시스템과의 비동기 회로의 동작 메커니즘을 쉽게 설계하였고, 비동기 통신 기능에 있어서 실제로 사용이 가능하도록 설계하였다.

• 전자통신동향분석
• /
• 제19권2호통권86호
• /
• pp.138-146
• /
• 2004

시스템 연결에 사용되는 프로토콜이 고속, 직렬화 됨에 따라 CDR이 내장된 SERDES 칩의 사용이 늘어나고 있다. 이에 Xilinx 나 Altera 사 등 FPGA 업체들이 SERDES를 FPGA 내장시킨 제품을 출시하기 시작하였다. 이러한 SERDES 임베디드 FPGA는 PCB 설계의 단순화와 신호무결성의 큰 이점이 있다. 본 고에서는 Altera 사의 SERDES 임베디드 FPGA, Stratix-GX 디바이스의 기가비트 트랜시버 ALTGXB 블록의 테스트에 관해 살펴본다.

• 대한전자공학회논문지SD
• /
• 제37권2호
• /
• pp.78-84
• /
• 2000

비터비 복호기는 직렬 복호 방식과 병렬 복호 방식 2 가지로 분류할 수 있다. 병렬 비터비 복호기는 직렬비터비 복호기에 비해 보다 높은 데이타율을 얻을 수 있다. 본 논문에서는 고속 멀티미디어 통신을 위한 병렬 비티비 복호기 구조를 설계하고 구현한다. 설계한 비터비 복호기는 고속 동작을 위해 64개의PE(Processing Element)를 사용해 한 클럭에 처리가 가능하도록 하였다. 또한 파이프라인 스테이지를 갖는 시스톨릭 어레이 구조의 TB(Traceback) 블럭을 설계하였다. 본 논문에서 설계한 비터비 복호기는 puncturing을 통해 부호율 1/2, 2/3, 3/4, 5/6, 7/8을 지원한다. Verilog 모델을 구현하였고 0.6㎛ Samsung KG75000 SOG 셀 라이브러리를 이용하여 논리합성을 수행하였다. 구현된 비터비 복호기는 약100,400 게이트이며 동작 속도는 worst case에서 70㎒로 기존 상용 칩들보다 빠르다.

• 한국정보과학회논문지:정보통신
• /
• 제30권4호
• /
• pp.494-503
• /
• 2003

IEEE 1394 고속 직렬 버스(이하 IEEE 1394 혹은 버스)는 실시간 데이타 및 일반 패킷 데이타 전송을 위해 가전제품군과 PC 간의 고속 멀티미디어 통신을 저가로 제공한다. IEEE 1394의 전송 모드는 크게 비동기와 등시성 모드가 있어, 비동기 모드는 최선형 서비스를 제공하고, 등시성 전송 모드는 대역폭을 예약해 QoS를 보장한다. 본 논문은 링크 계층 및 응용 계층 수준에서 IEEE 1394의 성능을 분석하고 각 전송 모드를 비교한다. 응용 계층 수준의 성능 분석을 위해 1394 계층과 상위 계층 사이에 필요한 대표적인 인터페이스인 고정 방식과 적응적 방식을 시스템에 적용하고, 이를 각기 폴링 시스템으로 분석한다. 그리고 분석 모델의 타당성을 시뮬레이션을 통해 확인한다. 그 결과, IEEE 1394의 데이타 전송모드를 적응적으로 선택하여 버스 접근 지연시간을 줄이고 대역폭 낭비를 막아 버스 이용률을 높일 수 있음을 보였다.

• 한국통신학회논문지
• /
• 제25권4A호
• /
• pp.566-572
• /
• 2000

일반적으로 광통신 시스템은 전기적 신호를 광신호로 바꾸어 주는 송신부와 전송되어 온 광신호를 전기적 신호로 변환하여 부는 수신부 및 송수신부 간의 정보를 전송해 주는 경로인 정보채널로 구성된다. 광통신 시스템의 동작속도를 개선하기 위해서는 송신부 및 수신부 회로들의 고속화가 필요하다. 디멀티플렉서는 고 비트율을 갖는 하나의 직렬 스트림을 원래의 낮은 비트율을 갖는 여러 병렬 스트림들로 환원하는 장치로, 광통신 시스템의 수신부에 사용된다. 본 논문에서는 고속 및 저전력 소자로 주목을 받고 있는 에미터 크기가 2$\times$8um2 인 SiGe HBT를 사용하여 1 : 4 디멀티플렉셔를 설계하였다. 설계된 회로의 동작속도는 10Gbps, 입력전압 및 출력전압은 각각 800mVp-p와 400mVp-p, 20-80% 간의 상승시간 및 하강시간은 각각 37ps와 36ps이며, 전력소모는 1.40W이다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 하계종합학술대회 논문집(1)
• /
• pp.335-338
• /
• 2002

For high data rate transmission over wireless fading channels, space-time trellis ceding techniques can be employed to increase the Information capacity of the communication system dramatically. In this paper, we consider the concatenated space time LDPC (Low Density Parity Check) codes. Extra ceding gains In addition to the diversity advantage is shown to be achieved for certain space-time trellis codes transmitted over quasi-static lading channels.

• 한국통신학회논문지
• /
• 제28권6C호
• /
• pp.594-601
• /
• 2003

5GHz 대역을 사용하는 고속 무선 LAN 시스템은 전송방식으로 OFDM(Orthogonal Frequency Division Multiplexing) 방식을 사용하고 있다. OFDM 방식은 병렬 전송으로, 타 직렬 전송시스템과 비교하여 채널의 시간적 변화에 강한 특성을 가지고 있다는 여러 장점을 가지고 있다. 그러나 OFDM방식은 다수의 직교 반송파를 사용하기 때문에 부반송파들간의 직교성이 깨질 경우에는 채널간의 간섭이 발생되어 BER(Bit Error Ratio) 성능이 크게 저하된다. 따라서, 본 논문에서는 최대 54Mbps의 전송률을 가지는 5GHz 대역을 사용하는 고속 무선 LAN 시스템에서의 동기화 기법을 제안한다. 제안된 동기화 기법들은 기존의 방식과 비교하여 성능은 유지하면서 복잡도를 줄이는 구조를 가지고 있다.

• 전자공학회논문지
• /
• 제51권12호
• /
• pp.46-55
• /
• 2014

고속 전송로를 위한 PCB(Printed Circuit Board) 설계기술은 꾸준히 발전되고 있으며, 통신 시스템의 대용량화에 맞추어 백플레인(Backplane)에 사용되는 스위치 패브릭 인터페이스(Switch Fabric Interface) 또한 10Gbps 이상의 직렬 인터페이스(Serial Interface)를 사용하도록 표준화가 진행되고 있다. 본 논문에서는 테라급 시스템에서 스위치 패브릭 인터페이스로 11.5Gbps의 직렬링크를 사용하기 위하여, PCB 재질 따른 전송로의 전송거리 별 성능을 비교하고, 비아 스터브(Via Stub)의 길이에 의한 영향 및 누화현상(Crosstalk)에 의한 영향을 시뮬레이션을 수행하여 분석하였다. 시뮬레이션의 결과로 백플레인 보드에 저유전 재질 PCB를 사용함으로써, 전송손실에서 8dB의 개선효과를 얻어 표준에서 정한 -25dB 기준을 만족하는 것을 확인하였다. 또한 비아 스터브 길이에 의한 반사손실의 영향을 분석하여 백드릴(Back-drill)여부를 결정하였으며, 전송신호 간 상호간섭을 최소화하는 이격거리를 검증하였다. 이러한 시뮬레이션의 결과로부터 모든 스위치 패브릭 링크에 11.5Gbps의 직렬 링크를 적용할 수 있도록 가장 효율적인 시스템구조를 확정하였다.

• 한국전자통신학회논문지
• /
• 제8권8호
• /
• pp.1207-1212
• /
• 2013

유한체 연산은 부호이론과 암호학에 널리 쓰이고 있으므로, 유한체 연산의 복잡도를 낮출 수 있는 연산기가 절실하게 필요하다. 그런데 연산기의 복잡도는 유한체의 원소를 표현하는 방법에 달려있다. 복잡도를 줄이기 위해서, 지금까지 알려진 원소를 표현하는 가장 좋은 방법이 최적정규기저를 사용하는 것이다. 본 논문에서는 최적정규기저로 표현된 원소의 곱셈시에 구축되는 곱셈행렬의 1의 개수를 최소화하는 알고리즘을 개발하여 시간과 공간을 최소화하는 곱셈기를 제안하고자 한다.

• 한국통신학회논문지
• /
• 제28권1A호
• /
• pp.47-53
• /
• 2003

본 논문에서는 155 Mb/s급 멀티플렉서-디멀티플렉서를 단일소자로 설계하였다. 이 소자는 초고속 전송망의 전송노드 역할을 하는 2.5 Gb/s SDH 전송시스템에 적용되어 51 Mb/s의 병렬 데이터들을 155 Mb/s의 직렬 데이터로 다중화 하거나 155 Mb/s 직렬 데이터들을 51 Mb/s의 병렬 데이터로 역 다중화 하는 기능을 수행한다 소자의 저속부는 TTL로 접속되고 고속부는 100K ECL로 접속되며 0.7${\mu}m$BiCMOS gate array로 제작되었다 설계 제작된 소자는 180˚의 155 Mb/s 데이터 입력 phase margin을 가지며 출력 데이터 skew는 470ps, 소비전력은 2.0W 이하의 특성을 보인다.