• 한국전자파학회논문지
• /
• 제18권2호
• /
• pp.213-218
• /
• 2007

본 논문에서는 CMOS 0.18 ${\mu}m$ 공정을 이용하여 DS-CDMA UWB용 고주파 VCO를 설계하고 제작하였다. 위상 잡음 특성을 좋게 하기 위해서 PMOS, NMOS 소자를 대칭으로 구성한 complementary cross-coupled LC 발진기 구조로 설계하였고, varactor를 이용하여 주파수를 조정하였다. 또한 전류원의 1/f 잡음 신호를 줄이기 위해 저항을 이용하여 전류원을 구성하였다. 스펙트림 분석기를 이용한 측정을 위해 칩 내부에 고속 동작을 위한 인버터 버퍼를 추가로 설계하였다. 제작한 VCO의 core size는 $340{\mu}m{\times}535{\mu}m$이고, 측정한 VCO의 위상 잡음은 1-MHz offset에서 -107 dBc/Hz의 특성을 나타내고, 주파수 조정 범위는 $7.09{\sim}7.52$ GHz의 특성을 보인다 Harmonic suppression은 32 dB, VCO core의 전류 소모는 1.8 V 공급 전압에서 2 mA의 저전력 소모를 나타내도록 설계하였다.

• 한국통신학회논문지
• /
• 제38B권6호
• /
• pp.427-434
• /
• 2013

본 논문은 멀티 채널의 어레이 집적 모듈을 갖는 광트랜시버를 위한 2.5 Gbps 어레이 VCSEL driver의 설계 및 구현에 관한 것이다. 본 논문에서는 광트랜시버에 적용된 1550 nm high speed VCSEL을 드라이브하기 위하여 $0.18{\mu}m$ CMOS 공정 기술을 이용하여 자동 광전력제어 기능을 갖는 2.5 Gbps VCSEL (수직 공진기 표면 방출 레이저) 드라이버 어레이를 구현하였다. 광트랜스미터의 폭넓은 대역폭 향상을 위해 2.5 Gbps VCSEL Driver에 네가티브 용량성 보상을 갖는 능동 궤환 증폭기 회로를 채용한 결과 기존 토폴로지에 비해 대역폭, 전압 이득 및 동작 안정성의 뚜렷한 향상을 보였다. 4채널 칩은 최대 변조 및 바이어스 전류하에서 1.8V/3.3V 공급에서 140 mW의 DC 전력만 소모하고, 다이 면적은 기존 본딩 패드를 포함하여 $850{\mu}m{\times}1,690{\mu}m$를 갖는다.

• 대한전자공학회논문지SD
• /
• 제41권10호
• /
• pp.31-39
• /
• 2004

이 논문은 파워 잡음 특성이 칩(chip)의 코아 동작에 따라 DDR DRAM용 모듈(Module)과 패키지(package)의 종류의 영향을 받는 다는 것을 보여주고 있다. 이를 분석하기 위해 상용 TSOP-based DIMM 과 FBGA-based DIMM에서 FBGA와 TSOP 패키지형 DRAM 칩을 가지고 임피던스 모양과 파워 잡음을 분석하였다. 일반적인 상식과 달리, FBGA 패키지의 잡음 격리 특성이 TSOP 패키지의 잡음 격리 특성보다 전달되는 잡음에 더 약하고 민감하다는 것이 발견되었다. 또한 자체 및 전달 잡음 특성을 조절하는데 있어서는 모듈상의 디커풀링 커패시터(decoupling capacitors)들 위치가 패키지 자체의 리드선 인덕턴스(lead inductance)보다 더 중요하다는 것을 또한 시뮬레이션 결과들은 보여준다. 따라서 잡음 억제나 잡음 전달로부터 격리의 목표설정 값을 만족시키는 것은 패키지 형태 뿐 아니라 모듈 전체를 고려한 파워 분배 시스템의 설계를 통해서만 얻어질수 있다.

• 대한전자공학회논문지SD
• /
• 제41권10호
• /
• pp.69-75
• /
• 2004

본 논문에서는 온도 및 전원전압에 덜 민감한 기준전압을 위해 온-칩 필터를 사용하는 8b 220 MS/s 230 rnW 3단 파이프라인 CMOS A/D 변환기 (ADC) 회로를 제안한다. 제안하는 RC 저대역 필터는 기존의 큰 값을 가진 칩 외부의 바이패스 캐패시터를 사용하지 않고도 고속 동작 시 발생하는 여러 가지 잡음을 효과적으로 감쇄시키고 큰 R, C 부하에서도 기준전압의 정착시간을 줄인다. 시제품 ADC는 0.25 um CMOS 공정을 이용하여 설계 및 제작되었고, 입/출력단의 패드를 제외한 코어 면적은 2.25 ㎟ 이며 측정된 DNL 및 INL은 각각 -0.35～+0.43, LSB, -0.82～+0.71 LSB 수준을 보여준다. 또한, SNDR은 200 MS/s, 220 MS/s 샘플링 주파수에서 입력 주파수가 수 MHz에서 110 MHz까지 증가할 때 각각 43 dB 및 41 dB로 유지되었고, 입력주파수가 500 MHz 까지 증가할 때는 입력주파수가 110 MHz의 경우에 비해 3 dB 정도만 감소되었다.

• 대한전자공학회논문지SD
• /
• 제37권10호
• /
• pp.65-72
• /
• 2000

본 논문에서는 다이나믹 래치 형태의 비교기의 입력 오프셋을 줄이는 효과적인 방법을 제안한다. 기존 논문에서 고려된 원하지 않는 정궤환에 의한 오프셋 뿐 아니라, charge injection 부정합에 따른 오프셋을 정확하게 분석하였으며 이를 최소화하기 위하여 샘플링 구간 전에 비교기 양 입력단을 같은 전압으로 초기화하기 위한 수위치를 추가하였다. 제안된 회로는 0.65${\mu}m$ CMOS 공정 파라미터로 모의 실험 되었으며, 5v의 단일 전원 전압으로 동작하고, 200MHz 샘플링 주파수에서 5mV 이하의 오프셋 전압을 가진다. 특히 입력 저항을 $5k{\Omega}$일 때 기존 논문에 비해 약 80%의 입력 오프셋이 개선됨을 모의 실험을 토하여 확인하였다.

• 전자공학회논문지S
• /
• 제35S권10호
• /
• pp.52-63
• /
• 1998

본 논문에서는 기존의 멀티캐스트 패킷 교환기의 문제점에 대한 개선 방안을 제안한다. 오버플로우에 의해 야기 되는 입력포트의 공평성 문제는 임의의 입력 포트로부터 복사 수를 가산 할 수 있는 동적 시작점 결정기에 의해 해결된다. 시작점은 매 타임 슬롯 마다 입력 버퍼의 점유도와 이전 타임 슬롯의 오버플로우를 기반으로 가변 된다. 입력 버퍼의 점유도를 이용함으로서 제안된 복사망은 기존의 방식에 비해 입력 트래픽의 변동에 대하여 우수한 적응성을 제공한다. 동적 시작점 결정기는 입력 트래픽의 양에 따라 복사 요청의 수를 제어하며 이것은 복사망의 전체 스루풋을 제고하는 필수적인 기능 이다. 오버플로우 발생시에 멀티캐스트 스위치의 스루풋을 향상시키는 호-분할(call-splitting) 방식도 동적 시작점 결정기에 의해 제공된다. 동적 시작점 결정기의 하드웨어는 고속 동작에 적합한 단순한 구조로 도출된다. 제안된 방식의 성능 평가를 위해 다양한 트래픽에 대한 모의 실험 결과가 제공된다.

• 전자공학회논문지
• /
• 제50권5호
• /
• pp.112-120
• /
• 2013

본 연구에서는 UHD($3840{\times}2160$)영상을 실시간 처리하는 고성능 H.264/AVC CAVLC 부호화기를 설계하였다. 연산처리 성능을 높이기 위해 통계값 탐색 과정과 코드워드 부호화 과정을 각각 1사이클에 처리하도록 설계하였다. 통계값 탐색과정을 1사이클에 처리하기 위해 16개 계수들의 '0' 또는 '0'이 아님을 표시하는 비트열을 만들어 산술 및 논리연산을 통해 통계값을 한 번에 구하였다. 그리고 코드워드 부호화 과정을 1사이클에 처리하기 위해 레벨의 코드워드 길이를 결정하는 계수들과 임계값들과의 비교 연산을 동시에 처리함으로써 코드워드 부호화 과정의 재귀적 연산을 제거하였다. 제안하는 H.264/AVC 병렬 CAVLC 부호화기는 통계값 탐색 단계과 코드워드 부호화 단계로 나뉘는 2단 파이프라인 구조로 고속 병렬 연산 회로를 구현하였으며, 산술 연산을 적용하여 코드워드 부호화 테이블을 회로의 크기를 줄이고자 하였다. 0.13um 공정에서 시뮬레이션한 결과, 게이트 수는 33.4Kgates이며, 최대동작주파수 100MHz에서 UD 영상을 초당 100프레임으로 실시간 처리가 가능하다.

• 한국전자파학회논문지
• /
• 제9권4호
• /
• pp.506-514
• /
• 1998

능동 안테나용 X-band(11.7~12 GHz)단일 칩 초고주파 집적회로(Monolithic Microwave Integrated Circuits, MMICs) 저잡음 증폭기(Low Noise Amplifier, LNA)를 $0.15{\mu}m\times140{\mu}m$ AlGaAs/InGaAs/GaAs 고속 전자 이동도 트랜지스터(Pseudomorphic-High Electron Mobility Transistor, P-HEMT)를 이용하여 2단으로 설계하고 제작하였다. 증폭기의 안정도 특성을 위해 이득이 다소 감소하나 입력정합이 쉽고 안정도가 좋은 소스 인턱터를 사용하여 저잡음증폭기를 설계하였다. 동작 주파수에서 약 17dB의 이득, 1.3 dB의 잡음 지수 그리고 입.출력 반사손실은 -17~-15dB를 측정 결과로서 얻었다. 이러한 측정 결과는 잡음 지수를 제외하고는 설계 결과와 거의 일치하며, 제작된 MMIC LNA의 칩 크기는 $1.43\tiems1.27mm^2$이다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2002년도 추계종합학술대회
• /
• pp.440-447
• /
• 2002

본 연구에서는 호흡량 측정에 영향을 주는 요인들로부터 정확한 유량을 산출해내는 방법에 대해 고찰하고, 마취용 인공호흡기에 적용하여 수술환자의 호홉특성을 알아내는 호흡측정기를 구현하였다. 차동압력형 유량센서를 이용하여 압력, 온도, 가스구성의 상관관계에 따라 호흡량을 계측하였으며, 휴대형 기기에 적합하도록 전력 효율을 최대화 할 수 있게 시스템을 설계하였다. 구현 시스템은 크게 아날로그 인터페이스(analog interface)부, 신호처리부, 그리고 화면출력부로 나눌 수 있다. 아날로그 인터페이스부는 차동 압력 유량 센서와 차동 압력 센서로 구성된다. 전력소모를 최소화하기 위하여 여러 가지 기능을 단일소자로 수행할 수 있고, 저전력의 8비트 RISC 계열인 AVR프로세서를 중앙처리장치로 선택하였다. 데이터 전송부에서는 직렬(serial)통신(RS232, SPI)으로 측정된 값들의 출력 파형을 PC화면에 표시하거나 마취기로 전송한다. 차동 압력과 유량의 비선형적 관계를 선형화하였고, 센서 보정 기능은 일정 주기로 보정을 자동적으로 수행함으로써, 보다 안정적인 동작이 가능하게 한다. 아날로그 필터와 고속의 디지털 신호처리 알고리즘 구현으로 생체신호의 노이즈를 줄일 수 있었다. 작고, 가벼우며, 저전력인 시스템의 특징은 응급 환자나 이동중인 환자에게 적용될 수 있으며, 가래, 침, 습기와 같은 이물질에 영향이 적은 유량 센서의 사용으로 점액의 발생이 많은 마취기에서 유용하게 사용될 수 있다.

• 한국정보통신학회논문지
• /
• 제8권7호
• /
• pp.1442-1447
• /
• 2004

본 논문에서는 HDD나 LAN 둥에 응용하기 위하여 아날로그 신호와 디지털 신호를 동시에 처리하는 VLSI의 내장용 회로로 사용하기에 적합한 CMOS 6-비트 폴딩-인터폴레이팅 AD 변환기를 설계하였다. 고속 데이터 통신에 사용하기 위하여 VLSI에 내장되는 아날로그 회로는 작은 칩의 크기와 적은 소비전력, 빠른 데이터 처리속도를 필요로 한다. 제안한 폴딩-인터폴레이팅 AD 변환기는 서로 다른 원리로 동작하는 2 개의 폴더를 캐스케이드로 결합하여 전압비교기와 인터폴레이션 저항의 개수를 현저히 줄일 수 있으므로 내장형 AD 변환기의 설계에 많은 장점을 제공한다 설계 공정은 0.25${\mu}m$ double-poly 2 metal n-well CMOS 공정을 사용하였다. 모의실험결과 2.5V 전원전압을 인가하고 500MHz의 샘플링 주파수에서 27mW의 전력을 소비하였으며 INL과 DNL은 각각 $\pm$0.lLSB, $\pm$0.15LSB이고 SNDR은 10MHz 입력신호에서 42dB로 측정되었다.