• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2008.06a
• /
• pp.243-244
• /
• 2008

점점 전송 기술이 발달함에 따라, 고속/대용량의 광 연결 기술이 많이 응용되고 있다. 소자들 또한 이러한 광 신호를 받기에 적합한 형태가 필요하다. 따라서 본 논문에서는, 미리 설계한 광 신호로 동작하는 PZT 액추에이터의 동작 범위와 변위를 FEM 시뮬레이션(Finite Element Method Simulation)을 통해 해석해 보니 10V 전압에서 532nm의 변위를 확인할 수 있었고, 또한 열적, 기계적, 전기적 해석을 통하여 차후 제작에 감안할 점들을 찾아내는데 주안점을 두었다.

• Proceedings of the KIEE Conference
• /
• 2005.04a
• /
• pp.250-252
• /
• 2005

철차륜방식의 궤도시스템과 마찬가지로 자기부상차량 시스템 역시 정해진 경로로 주행하기 위한 분기장치가 반드시 필요하고, 대차가 궤도를 감싸고 주행하는 외형적 특성으로 분기장치의 구조가 커지고 동작이 복잡해지는 특징을 가지고 있다. 본 논문은 도시형 자기부상차량 시스템에 적용가능한 분기장치 형태들을 제안하고 있으며, 한국기계연구원의 도시형 자기부상차량 시험선로에 설치된 평행이동식 분기장치에 대한 설치 사양 및 운용현황 등을 설명하고 현재 개발이 진행중인 고속동작용 다관절 굴절식 분기장치의 1/5 scale 축소모형에 대한 개발현황 및 full scale 굴절식 분기장치로 확장할 때의 적용성 등을 제안하고 있다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.33 no.7C
• /
• pp.540-547
• /
• 2008

In this paper, we proposed a new VLSI architecture which can generate computer-generated hologram (CGH) in real-time and implemented to hardware. The modified algorithm for high-performance CGH was introduced and re-analyzed (or designing hardware. from both numerical and visual analysis, the infernal number system of hardware was decided. CGH algorithm and precision analysis enabled to propose a new cell architecture for CGH. The operational sequence was analyzed with the architecture of CGH cell and the characteristics of the modified CGH algorithm, and finally the pipelined architecture and the operational timing were proposed.

• Proceedings of the Korean Information Science Society Conference
• /
• 2004.10a
• /
• pp.580-582
• /
• 2004

이동 기기의 저장 장치로 널리 사용되는 플래시 메모리는 데이터를 기록하기 전에 해당 블록이 미리 소거되어 있어야 하는 제약이 있다. 또한 각 블록은 소거 횟수의 한계를 가지고 있기 때문에 특정 블록이 집중적으로 사용되는 경우에는 일부 블록의 수명이 일찍 다하게 되어 저장 장치로서의 구명도 짧아지게 된다. 따라서 플래시 메모리 파일 시스템은 고속의 데이터 입출력 성능뿐만 아니라 기록과 소거 동작이 특정 블록에 집중되지 않도록 하여 저장 장치의 내구성을 개선하는 소거 횟수 평준화 기능을 제공해야 한다. 기존에 제안된 소거 횟수 평준화 기법은 복잡한 계산을 필요로 하며 각 블록의 소거 횟수를 유지해야 하는 비용 등으로 인해 자원이 부족한 소형 이동 기기에서 구현하기에는 비효율적이다. 본 논문에서는 플래시 메모리 파일 시스템에서 구현과 동작이 단순하고 어떠한 데이터 접근 형태에 대해서도 평준화 성능이 우수한 효율적인 소거 횟수 평준화 기법을 제안한다. 그리고 제안된 기법을 구현하여 기존 플래시 메모리 파일 시스템의 소거 횟수 평준화 성능과 비교 평가한다.

• Proceedings of the KIEE Conference
• /
• 2003.11c
• /
• pp.411-413
• /
• 2003

본 논문에서는 ARM922T Core와 주변장치를 설계할 수 있는 100만 게이트의 FPGA를 내장한 알데라(Altera)사의 엑스칼리버(Excalibur)를 이용하여 DC모터 제어용 SoC를 설계하였다. SoC란 System on Chip의 약자로 하나의 칩 안에 프로세서와 다양한 목적의 주변장치들을 집적하는 것을 말한다. 모터를 구동하기 위한 PWM신호 생성기를 하드웨어 설계언어(Hardware Description Language)로 구현하고 시뮬레이션을 통해 설계모듈을 검증하였다. 이렇게 검증한 PWM 생성기 모듈과 ARM922T Core를 합성하여 SoC를 설계하였다. PWM 생성기 모들을 구성하는 내부의 각 분분을 VerilogHDL로 코딩하여 심볼로 만들어 통합하는 방식으로 설계를 하였으며 실제 모터를 구동하기 위해서 프로세서가 동작할 수 있도록 C언어로 프로그램하여 함께 칩에 다운로드하여 테스트를 하였다. SoC를 기반으로한 시스템 설계의 장점은 시스템이 간단해지고 고속의 동작이 가능하며 회로의 검증 및 다양한 시뮬레이션이 용이하다는데 있다.

• Proceedings of the Korean Society of Computer Information Conference
• /
• 2022.07a
• /
• pp.493-494
• /
• 2022

본 논문에서는 독립형 하이브리드 발전을 위한 효율적안 운영방법을 제안한다. 별도의 정원이 없는 오지에서 독립적으로 동작하기 위해 태양광과 풍력 또는 소수력을 활용하여 두 가지 이상의 발전을 이용하여 발전할 수 있는 하이브리드 발전을 이용한다. 또한 발전된 전원을 야간에도 사용할 수 있도록 저장할 수 있는 배터리를 내장하여 동작할 수 있도록 한다, 배터리의 이용은 발전이 발생되는 구간과 발전이 되지 않는 구간으로 나누어 설계하였다. 발전이 이루어지는 구간은 하나의 발전과 2개의 발전으로 분리하여 하나의 발전만 이루어지는 구간은 일반적인 CC/CV(정전류/전전압) 방식을 이용하여 일반 충전을 수행하고 두 개의 발전이 동시에 이루어지는 구간은 CC(전전류) 모드를 최대한 활용하는 급속 충전을 수행한다. 본 논문에서 제안한 방법은 2개 이상의 발전을 활용하여 독립적인 기능 수행이 가능한 하이브리드 발전을 이용한 독립형 장치로서 장소와 환경의 제한이 적어 실용가능성을 나타내었다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.44 no.12
• /
• pp.25-30
• /
• 2007

In this paper, we proposed a new burst-mode optical transmitter structure which is suitable for high data rate operation such as Gb/s operation. With this structure we made a 1.25Gb/s burst-mode optical transmitter including a digitally controlled APC circuit for EPON systems using commercial 0.8m BiCMOS technology. It well functioned at 1.25Gb/s and showed good eye patterns with 53.3ps jitter, 191ps rise time and 258ps fall time. To characterize the APC function we measured optical output power as increasing external voltage VREF. The optical power is linearlyproportional to VREF at the rate of 0.293mW/V.

• Proceedings of the KIEE Conference
• /
• 2004.10a
• /
• pp.73-76
• /
• 2004

자동 부하 전환 개폐기는 일반적으로 주 전원의 전압 상태를 감시하여 주 전원의 정전이나, 저 전압 이 감지 될 때 주 전원을 개방시키고, 예비 전원으로 신속하게 전환 시킬 수 있는 구동 메커니즘이 필요하며, 주 전원이 정상 상태로 복구되면 다시 예비 전원에서 주 전원으로의 신속한 전환이 요구 되어진다. 본 논문에서 연구되는 자동 부하 전환 개폐기의 구동부는 1개의 구동력으로 2개 선로의 스위치를 동시에 조작하게 할 수 있는 링크 구조와 동작 원리를 간지고 있으며, 이 동작을 안정적이고 신뢰도 높게 조작하기 위해서 개폐기 구동부의 동특성을 구현할 수 있는 동적 모델로 검증하여 재작하였다. 보다 정확한 모델 수립을 위하여 기구 동작 시에 발생하는 부품들 사이의 충돌, 마찰, 유연성 등의 많은 동적특성들을 정밀하게 모사 할 수 있는 유연 다물체 동역학을 적용하였으며, 검증하였다.

• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.25 no.9
• /
• pp.903-911
• /
• 2014

This paper proposes a high speed frequency synthesizer with dual phase-locked loop(PLL) structure to improve phase noise level and shape in a wideband receiver. To reduce phase noise and fractional spur, a output frequency of $1^{st}$ PLL used as reference frequency of $2^{nd}$ PLL is changed. The frequency synthesizer has been designed with 1 Hz frequency resolution using digital NCO in 6.5~8.5 GHz wide spectrum. The measured results of the fabricated frequency synthesizer show that the output power is about -3 dBm, the maximum lock-in time and phase noise are within 60 us and -95 dBc/Hz at 10 kHz offset, respectively.

• The Journal of the Acoustical Society of Korea
• /
• v.20 no.8
• /
• pp.19-23
• /
• 2001

DSP-based implementation is pervasive in wireless communication parts for systems and handsets according to developing high-speed and low-power programmable Digital Signal Processor (DSP). In this paper, we present a real-time implementation of multi-channel Adaptive Multi-rate (AMR) speech coder. The real-time implementation of an AMR algorithm is achieved using 32-bit fixed-point TMS320C6202 DSP chip that operates at 250 MHz. We performed cross compile, linear assembly optimization and TMS320C62xx assembly optimization for real-time implementation. Furthermore, speech data input/output function and communication function with external CPU is included in an AMR speech coder. The AMR Speech coder developed using DSP EVM board was evaluated in ETRI IMT-2000 Test-bed system.