• Electronics and Telecommunications Trends
• /
• v.25 no.5
• /
• pp.123-136
• /
• 2010

반도체 공정 기술의 발전으로 인하여 반도체 회로는 지속적으로 비약적인 성능의 발전을 가져오고 있다. 고성능 프로세서는 이와 같은 반도체 공정의 미세화에 따라 전력소모 및 발열 문제로 인하여 공정 및 속도 향상을 통한 성능 경쟁에서 탈피하여, 수십 개에서 수백 개의 코어를 내장하는 고도병렬화/이기종화를 통한 성능 향상을 추구하는 시대로 접어들고 있다. 본 문서에서는 최근의 고성능 프로세서 동향을 중심으로 병렬/이기종화 기술 및 관련 기술의 최근 동향과 향후 발전 추세에 대해 논의하고자 한다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2019.10a
• /
• pp.118-120
• /
• 2019

특정 어플리케이션을 주로 실행하는 소규모 고성능 컴퓨팅 시스템을 구축하는데 있어서 가장 중요한 점은 해당 어플리케이션의 효율을 최대한 끌어내기 위한 하드웨어를 선택하는 것이다. 하지만 최근 고성능 컴퓨팅을 위한 프로세서의 다양성은 점점 심화되고 있고 이는 최적의 프로세서 선택 및 시스템의 구성을 힘들게 하고 있다. 이에 본 논문에서는 고성능 컴퓨팅에 주로 사용되는 주요한 프로세서를 사용한 시스템을 NAS 병렬 벤치마크를 기반으로 그 특성과 성능을 분석하여 응용프로그램의 특성에 적합한 프로세서 및 시스템의 선택을 지원하고자 한다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.47 no.9
• /
• pp.7-13
• /
• 2010

In this paper, we proposed a processor architecture that is suitable for next generation embedded applications, especially for personal information devices such as smart phones, tablet PC. Latest high performance embedded processors are developed to achieve high clock speed. Because increasing performance makes design more difficult and induces large overhead, architectural evolution in embedded processor field is necessary. Among more enhanced processor types, out-of-order superscalar cannot be a candidate for embedded applications due to its excessive complexity and relatively low performance gain compared to its overhead. Therefore, new architecture with moderate complexity must be designed. In this paper, we developed a low-cost SMT architecture model and compared its performance to other architectures including scalar, superscalar and multiprocessor. Because current personal information devices have a tendency to execute multiple tasks simultaneously, SMT or CMP can be a good choice. And our simulation result shows that the efficiency of SMT is the best among the architectures considered.

• Journal of the Korea Society of Computer and Information
• /
• v.16 no.5
• /
• pp.1-11
• /
• 2011

As the use of mobile multimedia devices is increasing in the recent year, the needs for high-performance multimedia processors are increasing. In this regard, we propose a SIMD (Single Instruction Multiple Data) based parallel processor that supports high-performance multimedia applications with low energy consumption. The proposed parallel processor consists of 16 processing elements (PEs) and operates on a 3-stage pipelining. Experimental results indicated that the proposed parallel processor outperforms conventional parallel processors in terms of performance. In addition, our proposed parallel processor outperforms commercial high-performance TI C6416 DSP in terms of performance (1.4-31.4x better) and energy efficiency (5.9-8.1x better) with same 130nm technology and 720 clock frequency. The proposed parallel processor was developed with verilog HDL and verified with a FPGA prototype system.

• Proceedings of the Korean Information Science Society Conference
• /
• 2011.06d
• /
• pp.24-27
• /
• 2011

최근 스마트 폰 등 모바일 기기의 폭발적인 성장에 의해 내장 프로세서인 ARM 프로세서 기반 기기들이 활발히 개발되어 사용되고 있다. 이에 따라 상대적으로 저성능, 저 전력화에 치중하였던 내장 프로세서도 고성능화를 위한 고속 동작 및 멀티코어 프로세서를 개발하여 사용하게 되었으며, 메모리 동작 속도 역시 빠르게 발전하고 있다. 특히 모바일 기기 등에 사용 되는 저전력 메모리인 LPDDR2 소자 등의 개발에 따라 빠른 동작 속도를 가지도록 개발되고 있다. 그러나 시스템 온 칩(SoC, System on Chip) 형태로 제작되는 ARM 프로세서 기반의 SoC는 다양한 하드웨어 가속기 등을 함께 내장하고 있고, 저 전력화를 위한 버스 구조 등에 의하여 온 칩 버스의 속도 향상이 고성능 범용 시스템에 비하여 낮은 수준이다. 본 연구에서는 이러한 점을 고려하여, 프로세서 코어와 메모리 소자의 동작 속도 향상에 의하여 얻을 수 있는 성능 향상과, 상대적으로 낮은 버스 동작 속도에 의하여 저하되는 성능의 정도를 분석하고 이를 극복하기 위한 방안을 검토하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2002.10c
• /
• pp.685-687
• /
• 2002

고성능 슈퍼스칼라 프로세서에서 값 예측 실패 시에 잘못 예측된 값을 사용하여 모험적으로 수행된 명령들만을 순차적으로 취소하고 복구한 후에 재이슈하는 값 예측 실패 복구 메커니즘을 제안한다. 제안된 복구 방식은 값 예측이 틀린 종속명령만을 선택적으로 재이슈하여 불필요한 재이슈를 줄임으로써 값 예측 실패 시에 손실을 줄인다. 또한 기존의 방식들처럼 잘못 예측된 명령에 종속적인 명령들의 한번에 병렬로 검색하지 않고 명령들의 종속체인을 따라 순차적으로 검색함으로써 프로세서의 클럭 사이클에 영향을 미치지 않으면서 하드웨어의 구현의 복잡성을 줄인다.

• Proceedings of the Korean Society of Computer Information Conference
• /
• 2012.07a
• /
• pp.9-11
• /
• 2012

프로세서 설계 기술의 발달로 인해 그래픽 프로세서 또한 기술적으로 크게 발전하였다. 그래픽 프로세서는 단순한 그래픽 표현장치에서 대용량의 데이터를 병렬로 처리하는 고성능 장치로 변화하고 있다. 뿐만 아니라 그래픽 프로세서는 대용량의 데이터처리가 가능한 병렬 프로세서로 특화되어 있기 때문에 이를 활용하여 CPU의 작업을 보조하며 빠른 연산 수행을 가능하게 한다. 이로 인해, 최신의 고성능 시스템 설계에서 그래픽 프로세서는 매우 중요한 역할을 한다. 그래픽 프로세서를 활용하는 고성능의 시스템을 설계하기 위해서는 발열과 소비 전력을 고려해야 한다. 본 논문에서는 그래픽 프로세서의 온도를 제어하는 냉각팬의 세기를 조절하여 그에 따른 온도와 소비 전력을 분석한다. 실험 결과 냉각팬 세기가 낮은 경우 그래픽 프로세서의 온도는 $100^{\circ}C$까지 급격히 상승한다. 냉각팬 세기가 높은 경우 그래픽 프로세서의 온도는 천천히 증가하여 일정 온도에 수렴함을 알 수 있다. 또한, 그래픽 프로세서의 소비 전력은 작업량을 할당하지 않았을 때보다 최대작업량을 할당하였을 때 냉각팬 세기에 따른 소비전력 차이가 큼을 알 수 있다.

• Proceedings of the Korean Information Science Society Conference
• /
• 1999.10c
• /
• pp.762-767
• /
• 1999

객체 인식은 고성능 컴퓨팅을 필요로 하는 흥미있는 응용 분야이다. 현재 대부분의 고성능 컴퓨터는 슈퍼스칼라 구조의 범용 마이크로프로세서를 채택하고 있으나, 반도체 집적도가 증가함에 따라 슈퍼스칼라 구조를 대신할 새로운 마이크로프로세서가 구조가 제안되고 있다. 본 논문에서는 최근 새로운 마이크로프로세서 구조로 급부상하고 있는 다중처리 마이크로프로세서 구조가 객체 인식 응용에 적합한지를 분석한다. 성능 특성을 확인하기 위하여 먼저 프로그램 구동방식의 마이크로프로세서 시뮬레이터와 프로그래밍 환경을 개발하였다. 이를 기반으로 시뮬레이션을 수행한 결과, 다중처리 마이크로프로세서가 작은 오버헤드로 쓰레드 수준의 병렬성을 적절히 활용하고 있어 객체 인식 응용에 적합한 구조임을 확인하였다.

• Electronics and Telecommunications Trends
• /
• v.25 no.5
• /
• pp.84-96
• /
• 2010

국내 휴대폰 시장은 최근 급격한 변화의 시기를 맞고 있다. 음성정보 송 수신과 단순한 개인정보관리, 또는 멀티미디어 데이터 처리에 주력하던 피처폰 시장은 고사양의 운영체제, HD급 비디오, 수십만 가지의 앱(App.; Application), 고성능 디스플레이로 대표되는 스마트폰 시장으로 급격히 전환되고 있다. 이러한 스마트폰의 고사양화는 모바일프로세서, 베이스밴드 칩, 다양한 센서를 포함하는 스마트폰 하드웨어와 데스크톱 수준에 근접하는 고사양의 운영체제가 견인하고 있다. 특히, 모바일 프로세서는 스마트폰 기술 발전을 견인하는 핵심 부품으로서 다수의 프로세서와 외부인터페이스 장치를 포함하는 고성능, 저전력의 시스템온칩(SoC)이며 모바일프로세서의 동작속도, 전력소모량 등은 스마트폰의 성능을 가늠하는 척도로 인식되고 있다. 최근, 모바일프로세서는 스마트폰 시장을 넘어서 넷북, MID, 스마트 TV 등 다양한 산업영역에서 채용되고 있으며 2018년에 100억 개의 제품이 생산될 것으로 전망되어 모바일 시장의 폭발적인 성장을 견인하는 핵심 부품이다.

• Journal of the Korea Society of Computer and Information
• /
• v.16 no.1
• /
• pp.1-9
• /
• 2011

Recently, as mobile multimedia devices are used more and more, the needs for high-performance and low-energy multimedia processors are increasing. Application-specific integrated circuits (ASIC) can meet the needed high performance for mobile multimedia, but they provide limited, if any, generality needed for various application requirements. DSP based systems can used for various types of applications due to their generality, but they require higher cost and energy consumption as well as less performance than ASICs. To solve this problem, this paper proposes a single instruction multiple data (SIMD) based many-core processor which supports high-performance and low-power image data processing while keeping generality. The proposed SIMD based many-core processor composed of 16 processing elements (PEs) exploits large data parallelism inherent in image data processing. Experimental results indicate that the proposed SIMD-based many-core processor higher performance (22 times better), energy efficiency (7 times better), and area efficiency (3 times better) than conversional commercial high-performance processors.