• Journal of the Microelectronics and Packaging Society
• /
• v.5 no.2
• /
• pp.21-26
• /
• 1998

대용량, 고속데이터 처리가 요구되는 System 개발은 이들의 복잡하고 고기능의 회 로 구현이 가능하냐에 달려 있고 또한 이들고기능 요구를 가장 잘 만족할수 있는 패키지는 MCM 이라 할 수있다. 시스템의 고속화, 소형화는 회로의 복잡성을 요구하는 있는 이를 패 키지로 구현하는 MCM은 시험성 확보에 심각한 문제점으로 나타나고 있다. 본 논문에서는 고밀도 구조의 MCM 기판에 대한 Interconnetion Line 시험검증을 위한 Flying Prober의 적 용 및 모듈 패키징 공정에 대한 조립성 검증을 위한 BST에 대해 설명한다. 연구에 사용된 MCM 모듈은 MCM-D 공정으로 제작되었으며 31um 신호선폭, 50um Via Hole Dia. 5신호 선층 5절연층 및 455 Net의 기판으로절연층은 Dow chemical의 BCB-4024/4026을 적용하였 다. 조립은 3 ASIC, 24소자 실장 및 2000 Wire Bonding으로 이루어지며 패키지는 방열특성 을 고려한 BGA(491 I /O,50mil pitch)를 개발하여 사용하였다. MCM 기판의미세패턴으로 구성된 Interconnection Line에 대해 Fine Ptich Probing이 가능한 Flying Prober를 사용하 여 평가하였으며 BST를 이용하여 실장소자의 KGD평가 및 능동, 수동소자가 실장된 MCM Package의 조립시험성을 확보할수 있었다.

• Journal of the KSME
• /
• v.34 no.2
• /
• pp.112-117
• /
• 1994

최근의 전자기기는 반도체 기술의 급속한 발전에 따라 소형화, 고기능화 및 다양화 뿐만 아니라 경박단소화되는 추세에 있다. 이러한 시장의 요구에 대응하여 표면실장용 전자부품이 등장하여 그 사용이 점차증가하고 있고 여기에 발맞춰 국내 . 외 전자기기 제조업체가 제품내의 PCB를 SMD화하는 추세에 있다. 따라서 표면실장 부품의 조립을 위한 고밀도, 고정도의 실장기술의 개발이 요구되고 있다. 또한 부품 자동삽입 등 기존의 방법들로 조립된, 전자기기 내부에 사용 되는 PCB의 조립상태 및 각 부품의 특성들을 검사하기 위한 In-circuit Tester의 기술도 빠른 속도로 발전하여 자동화되어가고 있는 추세에 있다. 이에 따라 본 연구소에서는 '90년에 능 Mounter GCA-M2000 모델을 개발 완료하였고 현재 관련 사업부에서 양산중에 있으며, 아날로그 방식 및 디지털 방식의 In-circuit Tester 모델도 개발 완료하여 현재 양산 중에 있다. 이 지면을 빌어 소개할 기회를 갖고자 한다.

• Proceedings of the Korean Society of Precision Engineering Conference
• /
• 2008.11a
• /
• pp.47-48
• /
• 2008

• Journal of the Microelectronics and Packaging Society
• /
• v.9 no.4
• /
• pp.61-68
• /
• 2002

Thermal shock testing was used to evaluate reliability that appeared in the solder joints of electronic devices when they were subjected to thermal cycling. Recently, mobile devices have come smaller and multi-functional, with the increasing need for high-density packaging, BGA or CSP has become the main trend for surface mounting technology, and therefore mechanical stress life for solder joints in BGA/CSP type packages has required. Reliability of BGA/CSP solder joints was evaluated with electric resistivity change of daisy chain pattern and stress-strain curve measured using strain gage attached on the surface of PCB under mechanical impact loading. In this report, applications of PCB Universal Testing Machine we have developed and experimental datum of SONY estimating dynamic behavior of mechanical stress in BGA/CSP solder joints are introduced.

• Proceedings of the KWS Conference
• /
• 2009.11a
• /
• pp.80-80
• /
• 2009

패키징 구조의 발전이 점차 중요한 문제로 대두되어, 칩의 집적 기술의 발전에 따라 실장기술에서도 고속화, 소형화, 미세피치화, 고정밀화, 고밀도화가 요구되고있다. 최근 선진국을 중심으로 전자 전기기기 및 부품의 실장기술에서도 환경 친화적인 기술을 요구함에 따라, 저에너지 공정 및 무연 실장 기술에 대한 연구가 활발하게 진행되고 있다. 기존의 SOP(Small Out-line Package), QFP(Quad Flat Package) 등은 소형화, 다핀화, 고속화, 실장성에 한계가 있기 때문에, SMT(Surface Mount Technology) 형식으로 된 BGA(Ball Grid Array)가 휴대형 전화를 비롯한 기타 전자 부품 실장에 널리 사용되고 있다. BGA ball shear 법은 BGA 모듈의 생산 및 취급 중에 발생할지도 모르는 기판에 수평으로 작용하는 기계적인 전단력에 BGA solder ball이 견딜 수 있는 정도를 측정하기 위해 사용되는 시험법이다. 전단 시험에 의한 전단 강도의 측정 외에 전기전도도 측정, 파면 관찰, 이동거리(displacement), 유한요소 해석법 등을 병행하여 시험법의 신뢰성 향상에 대한 연구가 이루어지고 있다. 본 실험에서는 지름이 $500{\mu}m$인 Sn-3.5Ag 솔더볼을 이용하여 세라믹 기판을 접합하여 BGA 패키지를 완성하였다. 상부 기판에 솔더볼을 정렬시켜 리플로우 방법으로 접합 한 후 솔더볼이 접합된 상부 기판과 하부 기판을 접합 하여 시편을 제작하였다. 접합된 시편들은 $150^{\circ}C$에서 0~800시간 열처리를 실시하였고, 열처리를 하면서 각각 $3{\times}10^2A/cm^2,\;5{\times}10^3A/cm^2$의 전류를 인가하였다. 시편들을 전단 시험기를 이용하여 솔더볼의 기계적 특성 평가를 하였으며, 계면 반응을 관찰하였다.

• Journal of the Microelectronics and Packaging Society
• /
• v.3 no.1
• /
• pp.1-10
• /
• 1996

반도체 산업의 급속한 발전에따라서 모든 전자산업부품의 경박단소화와 신호처리 속도가 고속화되는 추세에 있다. 특히 중대형 컴퓨터의 연산 처리가 고속화 됨에 따라서 반 도체 실장 재료로서 널리 사용되었던 Al2O3/Mo계 세라믹 소재로는 요구조건을 만족시킬수 없게 되었다. 따라서 저 유전율 절연 재료와 고밀도 배선이 가능한 고전도성 도체 재료의 개발이 요구되고 있다. Cu는 높는 전도성 뿐만 아니라 내 migration 특성 미세패턴의 적합 성 및 고주파 특성 등이 우수하여 저온 소성용 세라믹 기판용 전극 재료로서 유망하다.

• Proceedings of the KWS Conference
• /
• 2009.11a
• /
• pp.76-76
• /
• 2009

눈부신 전자산업의 발달로 대부분의 전자제품이 다기능/경박단소화 되고 있어, 고밀도 실장 기술인 양면 표면실장과 고집적 패키징 기술인 패키지 적층 공정의 적용이 점차 확대되고 있다. 따라서 양면 표면실장 및 패키지 적층 공정에 사용되는 저온 접합용 무연 솔더 즉, $183^{\circ}C$(Sn-37Pb 공정 솔더 융점) 이하의 융점을 가지는 저온 무연 솔더에 대한 관심이 높아지고 있다. 한편, 미세피치 적용 분야에 있어 ACF/P를 이용한 COG 접속 분야 외에도 최근 저온 접합용 무연 솔더를 이용한 접속 분야가 각광을 받고 있다. 따라서, 접속피치 미세화에 대응하기 위해 스크린 인쇄성을 향상시킬 수 있는 저온 무연 솔더 paste 제조 및 공정 기술의 개발이 필요한 실정이다. 현재 대표적인 저온 무연 솔더 조성은 Sn-Bi계($138^{\circ}C$ 융점)와 Sn-In계($120^{\circ}C$ 융점)이다. 하지만, 이들 조성의 신뢰성 등에 있어 개선의 여지가 있으므로 이를 해결하기 위한 무연솔더 조성의 개발이 필요하다. 이와 같은 관점에서, 본 연구는 $137^{\circ}C$의 융점을 갖는 Sn-57.6Ag-0.4Ag 저온 무연 솔더 paste를 $217^{\circ}C$의 융점을 갖는 Sn-3.0Ag-0.5Cu 솔더 paste와 비교하여 인쇄성, reflow 특성, void inspection, 미세조직 관찰 및 underfill 적용 등의 실험을 실시하였다.

• Proceedings of the Korean Society of Precision Engineering Conference
• /
• 1993.04b
• /
• pp.66-70
• /
• 1993

미세드릴가공은 드릴 직경의 소경화로 발생하는 공구강성저하, 지동 발생, 칩배출 곤란 등으로 인해 수많은 기계가공 중에서도 가장 어려운 가공 중의 하나이며 이로인해 설계의 단계에서 가능한 피하고있는 실정이다. 그러나 근래 각종 제품의 소형 경량화 추세가 일어나면서 미세구멍가공 기술에 대한 중요성이 높아지고 있으며, 특히 시계부품, 소형 정밀 부품, 연료분사용 노즐, 광파이버 관련품, 우주항공기 부품 등에 수요가 급증하고 있다. 또한 최근 전기.전자 공업의 발달과 함께 등장한 표면실장기술(SMT)은 프린터 배선기판의 고밀도화를 더욱 진전시켰으며 이는 구멍밀도, 구멍지름의 미소화 등 미세구멍가공 관점에서 보완해야 할 기술적인 과제를 남겨 놓았다. 본 연구는 미세드릴가공의 메카니즘을 규명하고 그 문제점을 해결하여 미소경 드릴링 머신을 개발하는 데 주력함과 동시에그 절삭현상의 기초적인 연구를 수행하였다

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2007.06a
• /
• pp.270-270
• /
• 2007

전자 산업의 발달로 인해 전자기기에 소형화, 경량화 및 다기능화가 요구되면서 민쇄회로기판(PCB)에도 고밀도화, 고집적회가 필요하게 되었다. 이에 따라 embedded passive 기술을 이용하여 기판 내부에 가능한 많은 수동소자들을 실장시키려는 노력이 진행되어지고 있다. 가장 수요가 많은 capacitor의 경우 부피와 전기적 특성 측면에서 내장 효과가 가장 큰 passive 소자에 해당한다. 본 연구에서는 내장형 capacitor의 유전재료로서 중요한 $BaTiO_3$ powder를 filler로 사용하여 epoxy/BT 복합체에서 filler의 분율에 따른 유전상수률 측정하고, filler의 열처리에 따른 유전상수의 변화를 관찰하였다. 그러고 이들 복합체의 mixing rule과 미세구조 관찰을 통하여 기판용 RCC 소재로서의 적용성을 평가하고자 하였다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2012.11a
• /
• pp.123-123
• /
• 2012

최근 연구되고 있는 TSV(Through Silicon Via) 기술은 Si 웨이퍼 상에 직접 전기적 연결 통로인 관통홀을 형성하는 방법으로 칩간 연결거리를 최소화 할 수 있으며, 부피의 감소, 연결부 단축에 따른 빠른 신호 전달을 가능하게 한다. 이러한 TSV 기술은 최근의 초경량화와 고집적화로 대표되는 전자제품의 요구를 만족시킬 수 있는 차세대 실장법으로 기대를 모으고 있다. 한편, 납땜 재료의 주 원료인 주석은 주로 반도체 소자의 제조, 반도체 칩과 기판의 접합 및 플립 칩 (Flip Chip) 제조시의 범프 형성 등 반도체용 배선재료에 널리 사용되고 있다. 최근에는 납의 유해성 때문에 대부분의 전자제품은 무연솔더를 이용하여 제조되고 있지만, 주석을 이용한 반도체 소자가 고밀도화, 고 용량화 및 미세피치(Fine Pitch)화 되고 있기 때문에, 반도체 칩의 근방에 배치된 주석으로부터 많은 알파 방사선이 방출되어 메모리 셀의 정보를 유실시키는 소프트 에러 (Soft Error)가 발생되는 위험이 많아지고 있다. 이로 인해, 반도체 소자 및 납땜 재료의 주 원료인 주석의 고순도화가 요구되고 있으며, 특히 알파 방사선의 방출이 낮은 로우알파솔더 (Low Alpha Solder)가 요구되고 있다. 이에 따라 본 연구는 4인치 실리콘 웨이퍼상에 직경 $60{\mu}m$, 깊이 $120{\mu}m$의 비아홀을 형성하고, 비아 홀 내에 기능 박막증착 및 전해도금을 이용하여 전도성 물질인 Cu를 충전한 후 직경 $80{\mu}m$의 로우알파 Sn-1.0Ag-0.5Cu 솔더를 접합 한 후, 접합부 신뢰성 평가를 수행을 위해 고속 전단시험을 실시하였다. 비아 홀 내 미세구조와 범프의 형상 및 전단시험 후 파괴모드의 분석은 FE-SEM (Field Emission Scanning Electron Microscope)을 이용하여 관찰하였다. 연구 결과 비아의 입구 막힘이나 보이드(Void)와 같은 결함 없이 Cu를 충전하였으며, 고속전단의 경우는 전단 속도가 증가할수록 취성파괴가 증가하는 경향을 보였다. 본 연구를 통하여 전해도금을 이용한 비아 홀 내 Cu의 고속 충전 및 로우알파 솔더 볼의 범프 형성이 가능하였으며, 이로 인한 전자제품의 소프트에러의 감소가 기대된다.