• 제목/요약/키워드: 계산 논리

검색결과 240건 처리시간 0.027초

새로운 윤곽 모델링에 의한 퍼지논리형 상호결합제어기 설계 (Design of the Fuzzy Logic Cross-Coupled Controller using a New Contouring Modeling)

  • 김진환;이제희;허욱열
    • 전자공학회논문지SC
    • /
    • 제37권1호
    • /
    • pp.10-18
    • /
    • 2000
  • 본 논문에서는 2축 서보시스템에 적용하기 위한 새로운 윤곽 모델링을 이용하여 퍼지논리형 상호결합제어기를 제안한다. 일반적인 각 축 독립제어기는 각 축의 동적 변수와 루프 이득의 불일치로 인해 윤곽 성능을 감소시킨다. 실제적으로 이러한 시스템은 많은 불확실성도 보유하고 있다. 상호결합제어기는 정확한 윤곽을 구하기 위해 모든 축의 위치 오차 정보를 동시에 이용한다. 그러나 일반적인 상호결합제어기는 마찰, 백래쉬 그리고 매개변수 변화를 극복하지 못한다. 또한 정확한 다축 시스템의 수학적 모델을 얻기 힘들기 때문에 서보시스템의 퍼지논리형 상호결합제어기를 제안한다. 이와 더불어 새로운 윤곽 오차 벡터 계산법을 제시한다. 제안한 알고리즘의 성능을 검증하기 위해 실험결과를 나타낸다.

  • PDF

다면체간의 강건한 민코스키합 경계면 계산 (Robust Computation of Polyhedral Minkowski Sum Boundary)

  • 경민호
    • 한국컴퓨터그래픽스학회논문지
    • /
    • 제16권2호
    • /
    • pp.9-17
    • /
    • 2010
  • 기하학에서 민코스키합은 두 집합에 들어 있는 모든 점들간의 합으로 이루어지는 집합을 구하는 연산으로 정의되는데, 로보틱스, NC 가공, 솔리드 모델링 등의 다양한 분야의 기하학적 문제를 다루는 매우 유용한 이론적 도구로 사용되고 있다. 하지만, 단순한 정의에도 불구하고 수치연산의 반올림 오차로 인하여 다면체간의 민코스키합을 정밀하고 강건하게 계산하는 것은 매우 어렵다. 본 논문에서는 컨볼루션 계산방법을 이용하여 다면체간의 민코스키합 경계를 계산하는 알고리즘을 제안한다. 알고리즘의 강건성을 보장하기 위한 방법으로 CLP(controlled linear perturbation) 기법을 처음으로 적용하였다. CLP는 인위적 교란방법의 하나로 알고리즘의 강건성을 해치는 반올림 오차에 의한 논리적 오류발생을 막는다. 본 논문의 알고리즘은 실험 예제들에서 민코스키합의 경계면을 구성하는 완전한 2차원 다양체 구조메시를 $10^{-14}$의 정밀도로 출력하고, 이때 입력 다면체의 꼭지점 좌표는 $10^{-10}$까지 교란되는 결과를 얻었다.

GPU를 이용한 대량 삼각형 교차 알고리즘 (Robust GPU-based intersection algorithm for a large triangle set)

  • 경민호;곽종근;최정주
    • 한국컴퓨터그래픽스학회논문지
    • /
    • 제17권3호
    • /
    • pp.9-19
    • /
    • 2011
  • 삼각형간의 교차 계산은 많은 3 차원 기하 문제들을 해결하는데 있어서 기본적으로 요구되는 연산 과정이다. 본 논문에서는 대량의 삼각형 집합 안에서의 교차 계산을 효율적이며 강인하게 처리할 수 있는 GPU 알고리즘을 제안한다. 이 알고리즘은 k-d 트리의 구성, 삼각형쌍 생성, 정확한 교차 계산을 모두 GPU에서 처리한다. 여기서 사용되는 k-d 트리에서는 분할 과정 중에 삼각형들의 복사가 많이 발생한다. 이렇게 복사된 삼각형들로 인하여 중복된 삼각형쌍들이 많이 생성되는데, 이러한 중복 삼각형쌍들을 효율적으로 제거하기 위하여 분할 인덱스를 도입하였다. 분할 인덱스는 간단한 논리곱 연산만으로 중복 여부를 효과적으로 판단할 수 있다. 수치적 강인성을 높이기 위하여는 부동소숫점 필터링을 통해 불안전한 삼각형쌍들을 분리하고, CLP(controlled linear perturbation)를 이용하여 CPU쓰레드에서 처리하도록 하였다. 제안한 알고리즘은 기존의 민코스키합 알고리즘의 합삼각형 교차계산에 적용하여 효율성과 강인성을 입증하였다.

18세기 후반 조선산학서에 나타난 평면도형 관련 내용 분석 (A study on the contents related to the plane figures of Joseon-Sanhak in the late 18th century)

  • 최은아
    • 한국수학교육학회지시리즈A:수학교육
    • /
    • 제61권1호
    • /
    • pp.47-62
    • /
    • 2022
  • 본 연구는 18세기 후반 조선산학서의 기하 영역 중 평면도형 관련 내용들이 이전 시기와 비교하여 어떻게 차별화되어 다루어졌는지 살펴보고, 평면도형과 관련된 설명과 계산법의 변화, 문제해결과정에서 수학적 논리의 엄밀성, 새롭게 등장한 수학 주제에 초점을 맞추어 분석하였다. 이를 위해 본 연구에서는 18세기 후반에 저술된 서명응의 <고사십이집>과 황윤석의 <산학입문>, 홍대용의 <주해수용>을 주 분석문헌으로 선정하여 이전시기의 <묵사집산법>, <구일집>과 비교하였다. 분석 결과, 도형을 측정 대상으로서가 아니라 성질을 탐구하는 대상으로 설명하고, 서법(西法)을 별해로 추가 제시하거나 기존 풀이법을 대체한 사례가 확인되었다. 또한 일부 문제에서 수학적 근거를 토대로 계산법의 타당성을 기술하거나 도형그림을 삽입한 도해(圖解)를 통한 설명, 근삿값에 대한 명확한 인식과 보다 정밀한 근삿값 설명 등은 수학적 논리의 엄밀성을 추구한 대표적 사례였다. 오늘날의 삼각함수에 해당하는 팔선(八線)과 삼각형의 구성요소 사이의 관계를 일반 삼각형으로 확장한 사례는 18세기 후반에 새롭게 등장한 기하 영역 주제였다. 이상은 18세기 후반의 조선산학이 서양수학의 이론적이고 논증적인 전개 양식을 점진적으로 수용한 근거라고 할 수 있다.

시간 제약 조건하에서 면적을 고려한 효율적인 CPLD 기술 매핑 (An Efficient CPLD Technology Mapping considering Area under Time Constraint)

  • 김재진;김희석
    • 대한전자공학회논문지SD
    • /
    • 제38권1호
    • /
    • pp.79-85
    • /
    • 2001
  • 본 논문에서는 시간제약 조건하에서 면적을 고려한 CPLD 기술매핑 알고리즘을 제안한다. 본 기술매핑 알고리즘은 주어진 EDIF나 부울식의 불린 네트워크에서 궤환을 검출한 후 궤환이 있는 변수를 임시 입력변수로 분리하여 조합논리회로로 구성한다. 구성된 회로는 DAG 형식으로 표현한다. DAG에서 각 노드를 검색한 후, 출력 에지의 수가 2이상인 노드는 분할하지 않고 노드만을 복제(replication)하여 팬 아웃 프리트리로 재구성한다. 이러한 구성 방법은 주어진 시간 조건 안에서 기존의 CPLD 기술 매핑 알고리즘으로 제안된 TEMPLA보다 적은 면적으로 회로를 구현하고, TMCPLD의 단점인 전체 수행 시간을 개선하기 위한 것이다. 시간제약 조건과 소자의 지연시간을 이용하여 그래프 분할이 가능한 다단의 수를 결정한다. 각 노드가 가지고 있는 OR 텀수를 비용으로 하는 초기비용과 노드 병합 후 생성될 OR 텀수인 전체비용을 계산하여 CPLD를 구성하고 있는 CLB의 OR텀수보다 비용이 초과되지 않는 노드를 병합하여 매핑 가능한 클러스터를 구성한다. 매핑 가능 클러스터들 중에서 가장 짧은 다단의 수를 갖는 클러스터들을 선택하여 그래프 분할을 수행한다. 분할된 클러스터들은 콜랍싱(collapsing)을 통해 노드들을 병합하고, 주어진 소자의 CLB안에 있는 OR텀 개수에 맞게 빈 패킹(Bin packing)을 수행하였다. 본 논문에서 제안한 기술매핑 알고리즘을 MCNC 논리합성 벤치마크 회로들에 적용하여 실험한 결과 DDMAP에 비해 62.6%의 논리블록의 수가 감소되었고, TEMPLA에 비해 17.6% 감소되었다. TMCPLD와의 결과 비교는 조합논리 회로의 5개 회로만을 비교한 결과 4.7% 감소되었다. 이와같은 실험결과는 CPLD를 이용한 기술매핑에 상당한 효율성을 제공할 것으로 기대된다.

  • PDF

회귀분석용 VLSI 머신 설계에 관한 연구 (A Reserach on the VLSI Machine Design for Regression Analysis)

  • 이현수
    • 대한전자공학회논문지
    • /
    • 제20권2호
    • /
    • pp.7-15
    • /
    • 1983
  • 근년, 반도체 기술의 급격한 진보에 따라 고기능 논리회로의 VLSI화가 가능하게 되었다. 이에 따라 수치 처리의 고원화, 광대역 화상처리등을 위한 고기능 회로들의 전용 VLSI 칩의 설계가 연구되고 있으며, 여러 종류의 소프트웨어 패키지의 VLSI화가 가능하게 되었다. 본 논문에서는 계산기의 회귀분석용 범용 소프트웨어 패키지(BMD)를 하드웨어화하는 설계 수법을 제안하였다. 이것은 종래의 통계 처리를 소프트웨어에만 의존하기 때문에 처리 속도가 저하되는 것을 하드웨어화함으로써 개선하였다. 설계 알고리즘은 통계 수첩의 계산 특징을 살려 본 시스템을 구성한다. 그 결과 하드웨어화에 의하여 소프트웨어 패키지의 복잡성이 제거되고, 고속 처리함으로써 확률을 향상시켰다.

  • PDF

제트 엔진 변조신호에서 주파수 마스킹을 이용한 표적의 특징 추출 및 식별 (Feature Extraction and Classification of Target from Jet Engine Modulation Signal Using Frequency Masking)

  • 김시호;김찬홍;채대영
    • 한국전자파학회논문지
    • /
    • 제25권4호
    • /
    • pp.459-466
    • /
    • 2014
  • 본 논문은 항공기의 JEM(Jet Engine Modulation) 신호를 분석하여 표적을 식별하는 방법에 관한 것이다. 제트 엔진의 각 단의 날개 수 정보로부터 계산된 하모닉 주파수 마스크를 이용하여 스펙트럼을 분석함으로써 엔진 기종을 식별하는 방법을 제안한다. 기존의 방법처럼 각 단의 쵸핑(chopping) 주파수를 찾기 위한 복잡한 논리적 알고리즘이나 스펙트럼 비교 방법처럼 미리 모사된 엔진 스펙트럼 DB(Database)를 필요로 하지 않으며, 엔진 DB의 날개 수 정보를 이용하여 추출한 하모닉 성분을 비교함으로써 식별이 가능하다는 장점을 가진다. 또한, 정밀 축회전속도(spool rate)를 찾는 방법을 제시함으로써 날개 수 추정이나 하모닉 주파수의 위치 계산에서 오류를 줄일 수가 있다.

순서다치논리회로의 파장이론에 관한 연구 (A Study on the Expanded Theory of Sequential Multiple-valued Logic Circuit)

  • 이동열;최승철
    • 한국통신학회논문지
    • /
    • 제12권6호
    • /
    • pp.580-598
    • /
    • 1987
  • 本 論文은 Galois Field를 利用하여 順序多値論理回路를 實現하는 하나의 방법을 제시하였다. 먼저 Taylor급수를 有限體上에서 成立하는 多項式에 對應하도록 전개시켜 多値組合論理回路의 固有行列을 산출하고 이 行列을 근거로 順序多値論理回路를 設計하였다. 本 論文은 組合回路를 構成하는 基本 개념을 順序論理回路에도 적용될 수 있도록 擴張한 것이다. 本 論文에서는 우선 組合論理回路의 構成理論을 擴張하여 單一入力 單一出力인 경우의 順序多値論理函數構成理論을 提示한 후 이를 擴張하여 單一入力 多出力인 경우의 順序多置論理函數構成理論을 提示하였다. 또한 이를 더욱 擴張하여 單一變數는 물론 多變數 多出力인 경우까지 提示하였다. 이때 多出力인 경우는 回路가 상호 獨立的이므로 Partition 개념에 의하여 처리하였다. 이 방법에 依하여 順序多値論理回路를 設計하면 종래의 多項式전개에 必要한 방대한 계산과정을 줄일 수 있었다. 또한 行列연산에 의하여 계산하므로 아무리 복잡한 論理函數라 하더라도 Computer Program처리가 가능하였다.

  • PDF

Nano-Scale MOSFET 소자의 Contact Resistance에 대한 연구 (A Study on Contact Resistance of the Nano-Scale MOSFET)

  • 이준하;이흥주
    • 한국산학기술학회논문지
    • /
    • 제5권1호
    • /
    • pp.13-15
    • /
    • 2004
  • 고속처리를 위한 나노급의 논리소자의 개발을 위해서는 소스/드레인 영역의 저항을 감소시키는 것이 필수적이다. 반도체소자의 개발 로드맵을 제시하고 있는 ITRS의 보고에 의하면 70㎚급 MOSFET에서는 채널영역의 저항에 대비하여 그 외의 영역이 나타내는 저항성분이 약 15% 이내로 제작되어야 할 것으로 예측하고 있다. 이 기준을 유지하기 위해서는 소스/드레인 영역의 각 전류 흐름에 기인하는 가상적 기생저항에 대한 성분 분리와 이들이 가지는 저항값에 대한 정량적 계산이 이루어져야 한다. 이에 본 논문은 calibration된 TCAD simulation을 통해 나노영역의 Tr.에서 저항성분을 계산, 평가하는 방법을 연구하였다. 특히, 소스/드레인 영역의 실리사이드 접촉 저항성분들을 최소화하여 optimize하기 위한 전략을 제시한다.

  • PDF

MAXFLAT FIR 필터의 일반적이고 간편한 설계를 위한 새로운 기술 (A New Technique for the General and Simple Design of MAXFLAT FIR filters)

  • 전준현
    • 한국통신학회논문지
    • /
    • 제35권4C호
    • /
    • pp.377-385
    • /
    • 2010
  • 본 논문에서는 요구되어진 차단주파수를 갖는 MAXFLAT FIR필터 설계를 위하여 일반적이고 뚜렷한 방식을 제안하였다. 제안된 기술은 요구된 차단주파수를 갖는 필터계수를 계산에 의해 직접 구할 수 있는 임의의 차단주파수를 갖는 임펄스응답의 일반 공식과 필터의 평탄 차수를 결정하기 위하여 논리적으로도 분명한 공식을 제공한다. 또한 실험 결과 제안된 기술이 요구된 차단주파수를 갖는 MAXFLAT(maximally flat) FIR 필터 설계에 있어서 계산적으로 효율적이고 정확한 방식이라는 것이 입증되었다.