• Title/Summary/Keyword: 검증 시스템

Search Result 12,873, Processing Time 0.053 seconds

Certificate Revocation Notice System for Quick Validation Based financial Transaction Service Provider (금융거래 서비스 제공자의 향상된 검증속도를 위한 인증서폐지 전송 시스템)

  • 이용준;정재동;오해석
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2002.10c
    • /
    • pp.550-552
    • /
    • 2002
  • 인증서기반의 인터넷뱅킹과 온라인증권거래에서, 금융거래 서비스 제공자는 많은 사용자의 인증서상태 검증이 요구된다. 금융거래 서비스는 사용자 인증서상태를 실시간의 검증이 보장되어야 한다. 인증서 상태 검증을 위해 기존의 CRL(Certificate Revocation List), Delta CRL, Freshest CRL과 실시간 인증서상태 검증을 위하여 OCSP(Online Certificate Status Protocol)의 표준이 제안된 바 있다. 실시간성과 검증속도는 상호 대비되기 때문에 응용프로그램의 특성을 고려하여 인증서상태 검증방법을 채택한다. 본 논문에서는 CRL의 갱신되기 이전의 폐지에 대하여 실시간으로 전송하는 시스템을 설계한다. 제안하는 인증서폐지 전송서버는 서명자의 검증자 리스트를 관리하여 금융거래 사용자가 CA에 폐지를 요청하면 사용자가 이용하는 금융거래 서비스 제공자들에게 실시간으로 폐지를 고지한다. 본 논문은 CRL 생성이후 갱신까지의 인증서 폐지정보를 검증자에게 전송하여 인증서의 실시간 상태정보를 유지하면서 OCSP보다는 검증속도를 향상시켜 금융거래 환경에서 향상된 효율성을 제공한다.

  • PDF

A Design of Object-Oriented Diagram Verifying System Using a Set of Verifying Rules and Frames (검증규칙과 프레임을 이용한 객체지향 다이아그램 검증 시스템의 설계)

  • Kim, Jin-Soo
    • Journal of Advanced Navigation Technology
    • /
    • v.15 no.6
    • /
    • pp.1180-1186
    • /
    • 2011
  • For verifying consistency and completeness of some UML diagrams as a representative of a graphical notations for object-oriented designs, I first give an analysis of some UML diagrams and apply some verifying rules to the UML diagrams. In this paper, I design effective verifying system which possesses both diagramming facility and the consistency and completeness checking capability. The verifying system uses a set of frames to represent internal diagramming information.

Study on HW/SW Co-verification Methods for Embedded Systems (내장형시스템을 위한 HW/SW 통합검증 환경 연구)

  • Kim, Nam-Do;Yang, Sei-Yang
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2001.10a
    • /
    • pp.623-626
    • /
    • 2001
  • 최근 휴대폰단말기, PDA 와 같은 내장형시스템에 필수적으로 사용되고 있는 SoC(System On a Chip)에 대한 설계에서는 HW/SW 동시설계를 통한 설계생산성 향상이 필수적이다. 이에 따라서 설계검증에서도 HW/SW 통합검증의 중요성이 매우 커지고 있다. 본 논문에서는 이와 같이 내장형시스템을 위한 HW/SW 통합검증을 효율적으로 수행 할 수 있는 방법들인 co-simulation 과 co-emulation 및 co-prototyping 에 대하여 이들 방법들의 장단점과 더불어 이들을 통합한 새로운 검증방법인 집적 동시-검증(integrated co-verification) 기법에 대하여 논하기로 한다.

  • PDF

Online-Game Server Party System Verification using SPIN Model Checker (스핀 모델 체커를 이용한 온라인 게임 서버의 파티 시스템 검증)

  • Kim, Goanghun;Park, Mingyu;Choi, Yunja
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2014.11a
    • /
    • pp.609-612
    • /
    • 2014
  • 오늘날 신뢰할 수 있는 정보통신기술(Information and Communication Technology, ICT) 시스템의 중요성은 증대되고 있으며 그에 맞춰 고위험 시스템의 검증(Verification) 작업도 점점 체계화되고 있다. 반면 여전히 일반적인 소프트웨어들은 검증 과정을 인력에 의한 테스팅과 같은 기초적인 방법에 의존하고 있다. 본 논문에서는 그 대표적인 예인 온라인 게임 서버를 대상으로, SPIN 모델 체커(SPIN model checker)를 이용한 자동화 검증방법을 적용하는 실험적인 연구를 수행한다. 연구 결과 기존의 검증 과정으로는 파악하지 못한 오류를 파악할 수 있었고, 검증 비용도 납득할 만한 수준이라는 것을 확인하였다.

Study on Specification Method for Model Checking in STATEMATE MAGNUM (STATEMATE MAGNUM 모델체킹을 위한 정형명세 기법 연구)

  • 김진현;안영아;장상철;이나영;최진영
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2004.04b
    • /
    • pp.349-351
    • /
    • 2004
  • STATEMATE는 Statecharts로 시스템의 행위를 설계하는 도구이다. 근래 들어. STATEMATE MAGNUM은 설계 뿐 아니라 모델체킹을 이용한 정형검증의 기능을 가지고 있다. 모델체킹은 상태 기반의 설계명세 된 시스템을 시제 논리로 그 요구 명세를 기술하여 설계명세가 요구명세를 만족시키는지를 검증하게 된다. 하지만 설계명세가 큰 경우, 모델체킹 시 상태폭발을 일으켜 시스템을 검증하지 못하게 한다. 모델체킹의 상태 폭발을 줄이기 위해서는 기본적으로 모델체커의 알고리즘을 개선시키거나, 모델을 추상화시킨다. 본 연구에서는 모델을 추상화시키더라도 검증 결과에는 별 영향을 주지 않는 부분을 추상화하고, 검증 결과에 직접 적인 영향을 주는 부분을 상세 명세하는 기법을 적용하여 실시간 운영체제의 코드를 어떻게 검증을 하는지를 보여준다.

  • PDF

Test & Analyze Switching System Using Virtual Call Generator (가상 호 발생기를 이용한 Switching System 분석 및 시험)

  • 유현상
    • Proceedings of the Korea Society for Simulation Conference
    • /
    • 1999.04a
    • /
    • pp.65-69
    • /
    • 1999
  • Switching System(이하 교환 시스템)이 QoS(Quality of Service)를 유지하면서 처리 가능한 최대 동시 호처리 능력을 검증하기 위하여, 수학적 분석을 이용한 해석적 방법, 실제 호를 사용한 통계적 방법 등이 제안되었다. 해석적 방법을 이용해 산출한 교환 시스템의 최번시 동시 호 처리능력(BHCA, Busy Hour Call Attempt)은 단지 수학적인 예측일 뿐이므로 이를 검증하기 위해서 가상 호 발생기가 제안되었다. 이 가상호 발생기는 가입자의 행동을 시스템 하위 프로세서(가입자 정합 Device 제어 프로세서)에서 Simulation하여 가상의 호를 발생시키고, 이를 통해 교환기 최대 동시 호 처리 용량을 시험하기 위한 SW이다. 이 가상호 발생기는 동일한 형태의 호를 동시에 다량으로 발생시킴으로써 교환 시스템의 주 프로세서(Main Processor, MP)의 동시 호 처리 용량을 시험하기 위한 SW이다. ITU-T 권고에 의하면 시스템부하가 90~95%를 넘어 서는 경우는 예외적인 처리(과부하 제어 등)를 권고하고 있으므로 MP 부하 90~95%에서 BHCA를 계산하면 최대 호 처리 용량이라 할 수 있다. 가상 호 발생기는 시스템 개발 초기에 실제 가입자 정합 Device 와 호 발생기 없이도 MP 과부하 지점까지 호를 발생시킴으로써 개발의 시간 및 비용을 절약할 수 있도록 하고, 계획된 시스템 용량을 만족하기 위해 필요한 조치를 교환 시스템 개발 초기에 취할수 있도록 한다. 또한, 과부하 지점에서 MP가 정상 동작하는지 검증하는 도구로 사용 가능하다. 앞으로 이를 더 발전시키면 가상호 발생기를 이용한 다양한 시스템 검증 및 분석에 이용할 수 있을 것이다. 본 논문은 가상호 발생기의 구조와 최대 용량 시험 방법을 소개하고, 더 나아가 호 Traffic에 대한 최대 용량 시험뿐 아니라 QoS를 향상시키기 위한 교환 시스템의 제반 성능 시험 및 분석에 이를 이용하기 위해 개선이 필요함을 서술하고자 한다.

  • PDF

Validation Technique of Trace-Driven Simulation Model Using Weighted F-measure (가중 F 척도를 이용한 Trace-Driven 시뮬레이션 모델의 검증 방법)

  • HwangBo, Hoon;Cheon, Hyeon-Jae;Lee, Hong-Chul
    • Journal of the Korea Society for Simulation
    • /
    • v.18 no.4
    • /
    • pp.185-195
    • /
    • 2009
  • As most systems get more complicated, system analysis using simulation has been taken notice of. One of the core parts of simulation analysis is validation of a simulation model, and we can identify how well the simulation model represents the real system with this validation process. The difference between input data of two systems has an effect on the comparison between a simulation model and a real system at validation stage, and the result with such difference is not enough to ensure high credibility of the model. Accordingly, in this paper, we construct a model based on Trace-driven simulation which uses identical input data with the real system. On the other hand, to validate a model by each class, not by an unique statistic, we validate the model using a metric transformed from F-measure which estimates performance of a classifier in data mining field. Finally, this procedure enables precise validation process of a model, and it helps modification by offering feedback at the validation phase.

A Study on the Development Environment for Flight Software using PowerPC (PowerPC를 이용한 저궤도 위성용 탑재소프트웨어 개발환경에 대한 연구)

  • 이재승;최종욱;김대영;이종인;김학정
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2004.10c
    • /
    • pp.514-516
    • /
    • 2004
  • 위성의 개발을 위해서는 오랜 개발기간과 많은 예산, 축적된 기술이 요구된다. 또한 위성에는 다양한 분야의 기술이 사용되어지기 때문에 각 서브시스템마다 독자적인 개발환경을 구축할 필요가 있다. 특히 위성의 찌어. 임무수행 및 지상과의 통신 등을 담당하는 탑재소프트웨어는 위성의 용도 및 목적에 따라 개발환경이 크게 달라진다. 실시간 운영체제는 무엇을 사용하는지, 개발 및 검증을 위한 도구로 어떤 프로그램을 사용하는지, 내외부의 인터페이스는 어떠한 방식으로 수행할지, 새로운 기능의 CPU나 하드웨어에 대한 제어 등 위성의 탑재소프트웨어를 개발하기 위해서는 많은 검토 항목들이 고려되어야 한다. 새로운 위성을 개발할 경우 신기술의 적용과 새로운 시스템위성시스템의 검증 및 개발을 위한 개발검증장비가 요if되며, 위성시스템의 변경 때마다 개발검증장비를 새로이 구축하게 되면 많은 기간과 막대한 비용이 위성개발 시마다 소요된다. 위성선진국에서는 다양한 위성의 개발 시 비용절감 및 개발기간 단축을 위하여 범용위성용 개발검증장비를 개발하여 이용하고 있는 추세이다. 국내에서는 다목적실용위성 1호가 발사되어 성공적으로 임무를 수행하고 있으며 다목 실용위성 2호가 개발되어 현재 통합 및 조립시험이 진행 중이다. 그러나 새로운 위성시스템의 사전 검증 및 신기술의 적용을 위한 범용위성 시스템 테스트베드에 대한 기술은 미비한 실정이다. 이러한 범용위성용 개발검증장비의 기반기술을 확보하기 위하며 현재 위성전자전산시스템 개발검증장비에 대한 연구가 수행되고 있다. 본 논문에서는 현재 수행되고 있는 PowerPC를 이용한 위성 탑재소프트웨어 개발검증시스템의 설계 및 개발현황에 대하여 소개한다.이스는 실험정보가 저장된 데이터베이스, 분석결과가 저장된 데이터베이스, 그리고 유전자 정보 탐색을 위한 데이터베이스로 분류해 데이터를 효율적으로 관리할 수 있게 하였다. 본 시스템은 LiNUX를 운영체계로 하고 데이터베이스는 MYSQL로 하여 JSP, Perl. 통계처리 언어인 R로 구현되었다.프트웨어를 사용하지 않고도 국내의 순수 솔루션인 리눅스 기반의 LonWare 3.0 다중 바인딩 기능을 통해 저 비용으로 홈 네트워크 구성 관리 서버 시스템 개발에 대한 비용을 줄일 수 있다. 기대된다.e 함량이 대체로 높게 나타났다. 점미가 수가용성분에서 goucose대비 용출함량이 고르게 나타나는 경향을 보였고 흑미는 알칼리가용분에서 glucose가 상당량(0.68%) 포함되고 있음을 보여주었고 arabinose(0.68%), xylose(0.05%)도 다른 종류에 비해서 다량 함유한 것으로 나타났다. 흑미는 총식이섬유 함량이 높고 pectic substances, hemicellulose, uronic acid 함량이 높아서 콜레스테롤 저하 등의 효과가 기대되며 고섬유식품으로서 조리 특성 연구가 필요한 것으로 사료된다.리하였다. 얻어진 소견(所見)은 다음과 같았다. 1. 모년령(母年齡), 임신회수(姙娠回數), 임신기간(姙娠其間), 출산시체중등(出産時體重等)의 제요인(諸要因)은 주산기사망(周産基死亡)에 대(對)하여 통계적(統計的)으로 유의(有意)한 영향을 미치고 있어 $25{\sim}29$세(歲)의 연령군에서, 2번째 임신과 2번째의 출산에서 그리고 만삭의 임신 기간에, 출산시체중(出産時體重) $3.50{\sim}3.99kg$사이의 아이에

  • PDF

High-Level Design Verification Techniques for Hardware-Software Codesign Systems (하드웨어-소프트웨어 통합 설계 시스템을 위한 상위 단계에서의 검증 기법)

  • Lee, Jong-Suk;Kim, Chung-Hee;Shin, Hyun-Chul
    • Journal of KIISE:Computing Practices and Letters
    • /
    • v.6 no.4
    • /
    • pp.448-456
    • /
    • 2000
  • As the system complexity increases, it is important to develop high-level verification techniques for fast and efficient design verifications. In this research, fast verification techniques for hardware and software co-design systems have been developed by using logic emulation and algorithm-level simulation. For faster and superior functional verification, we partition the system being designed into hardware and software parts, and implement the divided parts by using interface modules. We also propose several hardware design techniques for efficient hardware emulation. Experimental results, obtained by using a Reed-Solomon decoder system, show that our new verification methodology is more than 12,000 times faster than a commercial simulation tool for the modified Euclid's algorithm block and the overall verification time is reduced by more than 50%.

  • PDF

Design Verification System Framework of Pressure Vessels Using Korea Industrial Standards (KS 표준을 활용한 압력용기 설계 검증 시스템 프레임워크)

  • Lee, Jaechul;Kim, Ikjune;Lim, Chae Ho;Hwang, Jinsang;Mun, Duhwan
    • Transactions of the Korean Society of Mechanical Engineers A
    • /
    • v.39 no.3
    • /
    • pp.291-301
    • /
    • 2015
  • Product regulations specify requirements or constraints for products that manufacturers must comply with across the entire product lifecycle, from design and manufacture, through operation and maintenance, to recycling and disposal. This paper suggests a system framework and its essential components for the verification of a pressure vessel design using the industrial standards of Korea. The authors also present methods to generate design template data from legacy design systems and to construct a regulation knowledge base. The proposed framework is demonstrated through experiments involving pressure vessel design verification using a prototype system.