• Title/Summary/Keyword: 검증 시스템

Search Result 12,936, Processing Time 0.044 seconds

Specification, verification, and implementation of an embedded system with SCADE/Lustre (SCADE/Lustre를 이용한 임베디드 시스템의 명세, 검증 및 구현)

  • Song, Gwan-Ho;Sim, Jae-Hwan;Ahn, Young-Jung;Choi, Jin-Young
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2006.10a
    • /
    • pp.443-448
    • /
    • 2006
  • 본 논문은 safety critical 실시간 반응형 시스템 하에서의 임베디드 소프트웨어 개발에 적합한 방법을 찾기 위해서 여러 가지 정형기법에 대해 논의하고 그 중 하나인 SCADE를 이용해 실제 임베디드 시스템을 직접 명세하고 검증한 후 구현한 내용을 서술한다. 본 논문에서는 data flow synchronous 언어인 Lustre를 소개하고, 소개된 언어가 실시간 반응형 시스템의 검증과 구현에 왜 적합한지를 논의하며, 하나의 시스템을 SCADE를 이용해서 명세하고 검증한 후 구현 한다. 수행된 실험을 통해서 data flow synchronous 언어는 실시간 반응형 시스템의 명세, 구현 그리고 검증에 적합한 언어라는 것을 언급하고, 이 언어의 사용이 복잡한 임베디드 시스템 개발에 효과적으로 사용될 수 있음을 제시한다.

  • PDF

차량과 인프라 간 통신 기반 자동 발렛 파킹 시스템 개발 및 검증

  • Song, Bong-Seop;Choe, Jeong-Dan
    • ICROS
    • /
    • v.18 no.4
    • /
    • pp.46-54
    • /
    • 2012
  • 차량 간 통신 또는 차량과 인프라 간의 통신을 기반으로 자동차를 스마트화 또는 무인화 하려는 기술들이 지속적으로 개발되고 있다. 이러한 시스템의 안전성을 보장할 수 있는 신뢰도를 검증할 수 있는 방법들이 활발하게 개발되고 있다. 특히 제어기의 강인성과 고장감지의 신뢰도와 같은 관점에서 개발되는 알고리즘의 성능을 검증하는 방법에 대해서 살펴보고자 한다.

A Study on Efficient Certificate Status Validation System of Reduction Signature Basis (축약 서명 기반의 효율적인 인증서 상태 검증 시스템에 관한 연구)

  • 김현철;이광형;백주호;오해석
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2003.10a
    • /
    • pp.829-831
    • /
    • 2003
  • 개방형 네트워크인 인터넷에서의 오든 정보 교환은 항상 정보의 노출 및 정보의 위조 및 변조 등의 위협요소를 배후에 내포하고 있다. 이러한 인터넷에서의 중요 정보 보호를 위해서는 모든 정보 교환에 있어서 정보의 탈법노출을 방지하기 위한 기밀성, 정보의 위조 및 변조 여부를 판단하는 무결성. 정보의 송신자와 수신자 사이렌 송수신 사실을 부인하지 못 하도록 하는 부인방지, 전송된 정보의 송신자라 수신자를 확실하게 증명해주는 인증 등의 기능들이 제공되어야한다. PKI 기반의 인증서 상태 검증 시스템은 위와 같은 4가지의 기능을 제공해 준다. 하지만 실시간으로 인증서의 대한 상태 정보를 제공하지 못 한다는 단점과 인증서 상태 검증을 위해 많은 정보를 전송해야 하기 때문에 네트웍 과부하에 문제가 발생한다. 그로 인해 인증서 상태 검증에 소요되는 처리 속도가 느리다는 단점이 있다. 본 논문에서는 기존 방식의 문제점인 인증서 상태 정보의 실시간성 반영 문제 및 인증서 상태 겅증 시간의 향상을 위한 인증서 자체의 Serial과 UserDN만을 이용한 축약 서명 기반의 효율적인 인증서 상태 검증 시스템을 제안하고, 실제 실험을 통하여 기존의 시스템과 제안하는 시스템의 인증서 상태 검증 속도를 비교해 보고자 한다.

  • PDF

Hierarchical Verification Methodology of Discrete Event Systems (이산사건 시스템의 계층적 검증방법론)

  • Song, Hae-Sang;Lee, Wan-Bok
    • Journal of the Korea Institute of Information and Communication Engineering
    • /
    • v.11 no.5
    • /
    • pp.1029-1036
    • /
    • 2007
  • State explosion is a well-known problem that impedes analysis md testing of discrete event systems, thus making the verification of large systems intrinsically difficult job. This paper suggests a hierarchical verification methodology of untimed DEVS model which can alleviate the state explosion problem. The method is a repetitive procedure of designing and verifying between the upper level and the lower level models abstracting away the unnecessary information with respect to a given verification task. A small example was employed to show our suggested method in detail.

A Study on the Development Environment for Flight Software using PowerPC (PowerPC를 이용한 저궤도 위성용 탑재소프트웨어 개발환경에 대한 연구)

  • Lee, Jae-Seung;Park, Hee-Sung;Park, Sung-Woo;Kim, Day-Young;Lee, Jong-In
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2004.05a
    • /
    • pp.1473-1476
    • /
    • 2004
  • 위성의 개발을 위해서는 오랜 개발기간과 많은 예산, 축적된 기술이 요구된다. 또한 위성에는 다양한 분야의 기술이 사용되어지기 때문에 각 서브시스템마다 독자적인 개발환경을 구축할 필요가 있다. 특히 위성의 제어, 임무수행 및 지상과의 통신 등을 담당하는 탑재소프트웨어는 위성의 용도 및 목적에 따라 개발환경이 크게 달라진다. 실시간 운영체제는 무엇을 사용하는지, 개발 및 검증을 위한 도구로 어떤 프로그램을 사용하는지, 내외부의 인터페이스는 어떠한 방식으로 수행할지, 새로운 기능의 CPU나 하드웨어에 대한 제어 등 위성의 탑재소프트웨어를 개발하기 위해서는 다양한 사항들이 고려되어야 한다. 새로운 위성을 개발할 경우 신기술의 적용과 새로운 위성시스템의 검증 및 개발을 위한 개발검증장비가 요구되며, 위성시스템의 변경 때마다 개발검증장비를 새로이 구축하게 되면 많은 기간과 막대한 비용이 위성개발 시마다 소요된다. 위성선진국에서는 다양한 위성의 개발 시 비용절감 및 개발기간 단축을 위하여 범용위성용 개발검증장비를 개발하여 이용하고 있는 추세이다. 국내에서는 다목적실용위성 1 호가 발사되어 성공적으로 임무를 수행하고 있으며 다목적 실용위성 2 호가 개발되어 현재 통합 및 검증시험이 진행 중이다. 그러나 새로운 위성시스템의 사전검증 및 신기술의 적용을 위한 범용위성 시스템 테스트베드에 대한 기술은 미비한 실정이다. 이러한 범용위성용 개발검증장비의 기반기술을 확보하기 위하여 현재 위성전자전산시스템 개발검증장비에 대한 연구가 수행되고 있다. 본 논문에서는 현재 수행되고 있는 PowerPC를 이용한 위성 탑재소프트웨어 개발검증시스템의 설계 및 개발에 대하여 설명한다.

  • PDF

A Design and Implementation of the Check Module for the Test of Embedded Software (임베디드 SW의 블랙박스 테스트를 위한 검증 모듈의 디자인 및 구현)

  • 김범모;백창현;장중순;정기현;최경희;박승규
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2004.10b
    • /
    • pp.346-348
    • /
    • 2004
  • 최근 개발되는 임베디드 시스템의 경우 하드웨어와 소프트웨어의 구조가 매우 복잡해짐에 따라, 시스템에 탑재되는 소프트웨어의 신뢰성 확보를 위한 테스트 절차가 요구되고 있다. 특히 시스템에 탑재되는 소프트웨어는 다중 함수에 의해 의사결정이 되면서. 시스템 디자인 단계에서 요구되는 스펙(Specification)을 만족하지 못하는 경우가 빈번하게 발생한다 본 논문에서는 임베디드 소프트웨어의 자동화된 테스트를 위해 요구되는 검증 모듈을 디자인하고 구현하였다 검증 모듈은 요구사항 기반으로 설계되었으며, 각각의 요구사항을 만족하는 검증 모듈을 구현하여 실제 상용화 제품에 대한 테스트를 진행하였다.

  • PDF

단일칩시스템 설계검증을 위한 가상프로토타이핑

  • Gi, An Do
    • The Magazine of the IEIE
    • /
    • v.30 no.9
    • /
    • pp.59-59
    • /
    • 2003
  • 여러기능들이 복합적으로 통합되고 있는 단일칩시스템을 설계하는데 있어 소프트웨어와 하드웨어를 가능한 일찍 통합하여 검증하는 것이 무엇보다 중요하다. 이러한 조기 통합검증에 필요한 것이 가상프로토타입(Virtual-Prototype) 이다. 본 고에서는 IP(Intellectual Property) 와 단일칩시스템(SoC : System-on-a-Chip) 설계 및 검증에서 가상프로토타입의 필요성과 역할 그리고 이에 관련된 기술들에 대해 정리하고, 프로세싱 코어가 있는 단일칩시스템을 SystemC로 가상프로토타이핑한 사례를 통해 그 유용성을 설명한다.

단일칩시스템 설계검증을 위한 가상프로토타이핑

  • 기안도
    • The Magazine of the IEIE
    • /
    • v.30 no.9
    • /
    • pp.965-975
    • /
    • 2003
  • 여러기능들이 복합적으로 통합되고 있는 단일칩시스템을 설계하는데 있어 소프트웨어와 하드웨어를 가능한 일찍 통합하여 검증하는 것이 무엇보다 중요하다. 이러한 조기 통합검증에 필요한 것이 가상프로토타입(Virtual-Prototype) 이다. 본 고에서는 IP(Intellectual Property) 와 단일칩시스템(SoC : System-on-a-Chip) 설계 및 검증에서 가상프로토타입의 필요성과 역할 그리고 이에 관련된 기술들에 대해 정리하고, 프로세싱 코어가 있는 단일칩시스템을 SystemC로 가상프로토타이핑한 사례를 통해 그 유용성을 설명한다.

  • PDF

Specification and Verification using Statechart with Timed Shared Resource (Statechart with Timed Shared Resource의 명세 및 검증)

  • 김진현;최진영
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2001.10a
    • /
    • pp.565-567
    • /
    • 2001
  • 원자력 발전 및 항공 시스템과 같은 실시간 시스템의 설계는 자원 및 시간적인 분석은 상당히 중요한 부분을 차지하고 있다. 이러한 설계는 그 설계단계로부터 철저한 명세 및 집중이 이루어져야 한다. Statechart는 Reactive 시스템을 모델링 하는 도식언어이다. 하지만 기존 Statechart 언어는 자원에 대한 시간적 명세가 분명치 않아 상태로 모든 것을 표현하기에는 복잡하고 용이하지 않다. 또만 이러한 명세 도구는 시스템의 검증은 물론 시간적 행위의 검증은 수월치 한다. 본 논문은 Statechart에 시간을 소모하는 자원을 명세하는 문법을 소개하고 이를 검증하는 기법을 제시하고자 한다.

  • PDF

Design of Integrated Verification Process for Sending Data Gathering System (센싱 데이터 수집 시스템을 위한 통합검증 프로세스 설계)

  • Kim, Yu-Doo
    • Proceedings of the Korean Institute of Information and Commucation Sciences Conference
    • /
    • 2021.10a
    • /
    • pp.305-306
    • /
    • 2021
  • It has been designed very complex that gathering system for various sending data. Therefore it is very important that verification process of these functions. In this paper we design of integrated verification process for sensing data gathering system.

  • PDF